• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明係提供一種無徒勞之像素排列，且可抑制由立體化所致之解析度下降之固體拍攝元件及照相機系統。其具有由包含光電轉換功能之複數個像素排列成陣列狀之像素陣列部，像素陣列部之各像素包含：第1像素部，其至少包含光接收功能；及第2像素部，其至少包含檢測經光電轉換之電荷之功能；且第1像素部與第2像素部以互為積層狀態之方式形成，且，第1像素部以第1方向及與第1方向正交之第2方向為基準，作為轉移至與基準不同之方向之狀態之排列而形成，第2像素部作為正對於第1方向及與第1方向正交之第2方向之正方排列而形成。
    公开号:TW201301881A
    申请号:TW101118591
    申请日:2012-05-24
    公开日:2013-01-01
    发明作者:Isao Hirota
    申请人:Sony Corp；
    IPC主号:H04N5-00
    专利说明:
    固體拍攝元件及照相機系統
    本技術係關於應用例如光場(Light Field)技術之立體照相機與可應用於單眼三維(3D)立體照相機之固體拍攝元件及照相機系統者。
    作為光場照相機(Light Field Camera)，已知有專利文獻1與專利文獻2中所揭示之技術。
    在專利文獻1所揭示之技術中，將彩色濾光片陣列之色彩編碼(顏色排列)，以使RGB拜爾排列旋轉45度之方格排列(Z字排列)，設上下左右鄰接4像素為同一色。即，設為以同色4像素單位正方排列RGB之各濾光片之色彩編碼。
    且，以跨過不同顏色之方式，以4像素(上下2像素×左右2像素)單位共有一個多透鏡陣列。
    又，在專利文獻2所揭示之技術中，像素亦沿自水平方向及垂直方向分別旋轉45°之2方向，Z字排列成二維狀。
    且，利用微透鏡陣列，拍攝對象物之光線在拍攝元件中互相作為視點不同之光線向量而記錄，從而獲得視差資訊。拍攝元件為如上述之像素排列，藉此，與使同一尺寸之像素沿水平及垂直方向二維排列之情形相比，水平方向及垂直方向上之像素間距較窄。 先行技術文獻 專利文獻
    專利文獻1：日本特開2010-239337號公報專利文獻2：日本特開2010-154493號公報
    然而，在專利文獻1及2所揭示之技術中，為4像素單位之Z字型光場，因此，僅就立體功能而言，上下像素為徒勞，有解析度劣化之不利。
    又，在正方像素中，難以實現左右2視差之立體光場。
    且，在現狀之像素構造中，光接收面與檢測面為同一面，因此，就正方而言，只可實現正方之相同組合。
    因此，期望提供一種無徒勞之像素排列，而可抑制由立體化所致之解析度下降之固體拍攝元件及照相機系統。
    本技術之一實施形態之固體拍攝元件包括由包含光電轉換功能之複數個像素排列成陣列狀之像素陣列部，上述像素陣列部之各像素包含：第1像素部，其至少包含微透鏡；第2像素部，其包含電荷檢測元件；及光電轉換元件，其包含於第1像素部或第2像素部；且第1像素部與第2像素部以互為積層狀態之方式形成，第2像素部具有沿著互相正交之第1方向及第2方向之二維排列，第1像素部具有沿著與第1方向及第2方向不同之方向之二維排列。
    本技術之一實施形態之照相機系統具有固體拍攝元件、及使被攝體像成像於上述本技術之固體拍攝元件中之光學系統。
    根據本發明之一實施形態，可無徒勞之像素排列，而抑制由立體化所致之解析度下降。
    以下，與圖式相關聯而說明本發明之實施形態。
    另，以以下之順序進行說明。
    1.固體拍攝元件之構成例(CMOS影像感測器之例)
    2.本實施形態之特徵構成
    2-1.第1特徵構成例
    2-2.第2特徵構成例
    2-3.第3特徵構成例
    2-4.第4特徵構成例
    2-5.第5特徵構成例
    2-6.第6特徵構成例
    2-7.第7特徵構成例
    2-8.第8特徵構成例
    2-9.第9特徵構成例
    2-10.第10特徵構成例
    2-11.第11特徵構成例
    2-12.第12特徵構成例
    2-13.第13特徵構成例
    2-14.第14特徵構成例
    2-15.第15特徵構成例
    2-16.第16特徵構成例
    2-17.第17特徵構成例
    2-18.第18特徵構成例
    2-19.第19特徵構成例
    3.可應用之單眼3D立體照相機之構成例
    4.照相機系統之構成例 <1.固體拍攝元件之構成例>
    [系統構成]
    圖1係顯示本實施形態之固體拍攝元件、例如X-Y位址型固體拍攝裝置之一種即CMOS影像感測器之構成概略之系統構成圖。
    本實施形態之CMOS影像感測器10具有形成於半導體基板(以下，亦有單純記述為「感應器片」之情形)11上之像素陣列部12、及與像素陣列部12積體於相同之半導體基板11上之周邊電路部。
    作為周邊電路部，配置有例如垂直驅動部13、行處理部14、水平驅動部15及系統控制部16。又，於感應器片11之外部，配置有構成信號處理系統之DSP(Digital Signal Processor；數位信號處理電路)電路31及圖像記憶體32。
    於像素陣列部12中，包含將入射之可視光光電轉換成因應其光量之電荷量之光電轉換元件或光電轉換膜之未圖示之單位像素(以下，亦有簡單記述為「像素」之情形)配置成陣列狀。
    像素陣列部12，基本而言，單位像素之一部分將正方排列(長方排列)作為基準，應用例如使各單位像素旋轉45°之方格圖案之Z字排列。
    各單位像素接收入射光，包含所接收之光之光電轉換功能、電荷累積功能、以及檢測累積電荷之電荷檢測功能而構成。
    如後述般，各單位像素以至少包含光接收功能之第1像素部、及以與第1像素部對向之方式形成且至少包含電荷檢測功能之第2像素部積層(重疊)之方式而構成。
    作為像素之構造，採用例如自基板之一面側(背面側)使光入射、於另一面側(表面側)形成電荷檢測用電晶體等之元件之背面照射型固體拍攝元件之構造或於光接收部形成光電轉換膜之積層型固體拍攝元件之構造。
    關於單位像素之具體之電路構成及積層構造，將進行後述。在圖1之例中，於像素陣列部12之光接收面(光入射面)側形成有彩色濾光片陣列33與光電轉換膜，且於其上部側配置有多透鏡陣列(Multi Lens Array；MLA)34。又，於彩色濾光片陣列33與光電轉換膜上配置單片透鏡OCL。
    基本而言，在本實施形態中，如後述般，作為光場(Light Field)之立體版，採用以多透鏡陣列(MLA)進行LR視差分離之構成
    又，在本實施形態中，如後述般，可以單眼獲得3D立體之WDR圖像地構成。
    另，在本說明書中，雖例示利用彩色濾光片進行彩色拍攝之固體拍攝元件，但因應用途，亦可為不設置彩色濾光片之構成(進行單色拍攝之固體拍攝元件)。
    於像素陣列部12中，進而針對列行狀之像素排列，於每列沿圖之左右方向(像素列之像素排列方向/水平方向)配線有像素驅動線18，於每行沿圖之上下方向(像素行之像素排列方向/垂直方向)形成有垂直信號線17。
    像素驅動線18之一端連接於與垂直驅動部13之各列對應之輸出端。在圖1中，關於像素驅動線18，雖顯示為1條，但並非限於1條。
    垂直驅動部13係由移位暫存器與位址解碼器等構成。此處，關於具體之構成省略圖示，垂直驅動部13具有包含讀取掃描系統與掃出掃描系統之構成。讀取掃描系統針對讀取信號之單位像素，以列單位依序進行選擇掃描。
    另一方面，掃出掃描系統針對利用讀取掃描系統進行讀取掃描之讀取列，較該讀取掃描先行快門速度之時間大小而進行自該讀取列之單位像素之光電轉換元件掃出(重置)不需要之電荷之掃出掃描。
    藉由利用該掃出掃描系統之不需要電荷之掃出(重置)，進行所謂電子快門動作。
    此處，所謂電子快門動作係指捨棄光電轉換元件等之光電荷，而重新開始曝光(開始光電荷之累積)之動作。
    藉由利用讀取掃描系統之讀取動作而讀取之信號，對應於其正前之讀取動作或電子快門動作以後入射之光量。
    且，自正前之讀取動作之讀取時點或電子快門動作之掃出時點、直到本次讀取動作之讀取時點為止之期間，成為單位像素中之光電荷之累積時間(曝光時間)。
    在本實施形態中，如後述般，藉由採用改變該曝光時間之控制與彩色濾光片之透射率之裝置，可獲得寬動態範圍。
    自利用垂直驅動部13選擇掃描之像素列之各單位像素輸出之信號，通過垂直信號線17之各者而被供給至行處理部14。
    行處理部14於像素陣列部12之每個像素行，對自選擇列之各像素輸出之類比像素信號進行預先決定之信號處理。
    作為在行處理部14之信號處理，可列舉例如CDS(Correlated Double Sampling；相關二重取樣)處理。
    CDS處理係藉由獲取自選擇列之各像素輸出之重置位準與信號位準、取該等之位準差而獲得1列大小之像素之信號，且除去像素之固定圖案雜訊之處理。
    亦可使行處理部14具有將類比像素信號進行數位化之A/D轉換功能。
    水平驅動部15係由移位暫存器與位址解碼器等構成，且依序選擇掃描與行處理部14之像素行對應之電路部分。
    藉由該水平驅動部15之選擇掃描，行處理部14中於每個像素行經信號處理之像素信號依序向感應器片11之外部輸出。
    即，自感應器片11，對應於彩色濾光片陣列33與光電轉換膜之色彩編碼(顏色排列)之像素信號直接作為RAW資料(原始資料)輸出。
    系統控制部16接收自感應器片11之外部給與之時脈、與指令動作模式之資料等，又，輸出本CMOS影像感測器10之內部資訊等之資料。
    系統控制部16具有產生各種時序信號之時序產生器，且以時序產生器中所產生之各種時序信號為基礎，進行垂直驅動部13、行處理部14、水平驅動部15等之驅動控制。
    感應器片11之外部電路即DSP電路31將自感應器片11輸出之例如1圖框大小之圖像資料臨時儲存於圖像記憶體32中，且以儲存於圖像記憶體32中之像素資訊為基礎，實行解馬賽克處理等。
    解馬賽克處理係對只保持單色之顏色資訊之各像素之信號，自其周邊像素之信號收集給與不足之顏色資訊，藉此補完顏色資訊而製作全色圖像之處理。
    (單位像素之第1構成例)
    圖2係顯示單位像素20之電路構成之一例之電路圖。
    如圖2所示，本實施形態之單位像素20具有光電轉換元件、例如光電二極體(PD)21、與例如傳輸電晶體22、重置電晶體23、放大電晶體24及選擇電晶體25之4個電晶體。另，該等之傳輸電晶體22、重置電晶體23、放大電晶體24及選擇電晶體25等之各種電晶體相當於本技術之電荷檢測元件之一具體例。
    此處，作為4個之傳輸電晶體22、重置電晶體23、放大電晶體24及選擇電晶體25，使用例如N通道之MOS電晶體。但，此處所例示之傳輸電晶體22、重置電晶體23、放大電晶體24及選擇電晶體25之導電型之組合不過為一例，並非限於該等之組合。
    相對該單位像素20，作為像素驅動線18，例如，針對同一像素列之各像素共通地配線有傳送線181、重置線182及選擇線183之3條驅動配線。
    該等傳送線181、重置線182及選擇線183之各一端以像素列單位連接於與垂直驅動部13之各像素列對應之輸出端。
    光電二極體21之陽極電極連接於負側電源(例如接地)，且將所接收之光光電轉換成因應其光量之電荷量之光電荷(此處為光電子)。
    光電二極體21之陰極電極經由傳輸電晶體22與放大電晶體24之閘極電極電性連接。
    將與放大電晶體24之閘極電極電性連接之節點26稱為FD(浮動擴散)部。
    傳輸電晶體22連接於光電二極體21之陰極電極與FD部26之間。
    對傳輸電晶體22之閘極電極，經由傳送線181給與高位準(例如Vdd位準)主動(以下記述為「High主動」)之傳送脈衝ΦTRF。
    藉由給與傳送脈衝ΦTRF，傳輸電晶體22成為接通狀態而將在光電二極體21中經光電轉換之光電荷傳送至FD部26。
    重置電晶體23之汲極電極、源極電極分別連接於像素電源Vdd、FD部26。
    對重置電晶體23之閘極電極，先於自光電二極體21向FD部26之信號電荷之傳送，經由重置線182給與High主動之重置脈衝ΦRST。
    藉由給與重置脈衝ΦRST，重置電晶體23成為接通狀態，藉由將FD部26之電荷捨弃至像素電源Vdd，重置FD部26。
    放大電晶體24之閘極電極、汲極電極分別連接於FD部26、像素電源Vdd。
    且，放大電晶體24將利用重置電晶體23重置後之FD部26之電位作為重置信號(重置位準)Vreset輸出。
    放大電晶體24將利用傳輸電晶體22傳送信號電荷後之FD部26之電位作為光累積信號(信號位準)Vsig輸出。
    選擇電晶體25之汲極電極、源極電極例如分別連接於放大電晶體24之源極電極、垂直信號線17。
    對選擇電晶體25之閘極電極，經由選擇線183給與High主動之選擇脈衝ΦSEL。
    藉由給與選擇脈衝ΦSEL，選擇電晶體25成為接通狀態而使單位像素20為選擇狀態，並將自放大電晶體24輸出之信號中轉至垂直信號線17。
    另，關於選擇電晶體25，亦可採用連接於像素電源Vdd與放大電晶體24之汲極之間之電路構成。
    又，作為單位像素20，並非限於包含上述構成之4個電晶體之像素構成者。
    例如，只要為包含兼用放大電晶體24與選擇電晶體25之3個電晶體之像素構成者等即可，而不論其像素電路之構成。
    (背面照射型之像素構造)
    包含上述之構成之單位像素之固體拍攝元件作為例如自基板之一面側(背面側)使光入射、於另一面側(表面側)形成電荷檢測用電晶體等之元件之背面照射型固體拍攝元件而構成。
    圖3(A)係顯示背面照射型固體拍攝元件之基本之像素構成例之圖。
    圖4係顯示圖3之半導體基板之井構造例之圖。
    圖3及圖4簡略顯示並列形成有形成像素之像素區域(像素陣列部)與周邊電路區域(周邊電路部)之構成。
    又，為簡化圖式，像素區域中僅顯示有一個像素。
    在圖3(A)中，藉由利用CMP(Chemical Mechanical Polishing：化學機械研磨)研磨晶圓，形成10~20 μm左右之厚度之矽(Si)層(元件層)41。該厚度之理想範圍係相對可視光為5~15 μm，相對紅外光為15~50 μm，相對紫外域為3~7 μm。於該矽層41之一面側(背面側)包夾SiO2膜42而形成有遮光膜43(BLD)。
    遮光膜43與配線不同，係考量光學要素而佈置。於該遮光膜43上形成有開口部43A。於遮光膜43之更背面側，形成有氮化矽膜(SiN)44作為鈍化膜，進而，於開口部43A之背面側之光入射路徑上形成有彩色濾光片45及單片透鏡(微透鏡)46。
    即，成為如下之像素構造：自矽層41之一面側入射之光，經由單片透鏡(微透鏡)46及彩色濾光片45，而被引導至形成於矽層41上之光電二極體(PD)47之光接收面。
    光電二極體47相當於圖2之光電二極體21，具有光電轉換功能及電荷累積功能，此處，與單片透鏡46、彩色濾光片45一併形成光接收部(第1像素部)。
    於矽層41之另一面側(表面側)，形成有形成電晶體與金屬配線之配線層48，且於其下進而貼合有基板支撐材料49。
    在通常之CMOS影像感測器中，採用以配線層側為表面側、自該配線層側獲取入射光之表面光接收型之像素構造。
    與此相對，在本實施形態之CMOS影像感測器中，自與配線層48相反側之面(背面)側獲取入射光，因此，成為背面照射(光接收)型之像素構造。
    如自該背面照射(光接收)型像素構造明瞭般，於單片透鏡(微透鏡)46至光電二極體47之間，遮光膜43作為金屬層存在。又，該遮光膜43距光電二極體47之高度與SiO2膜42之膜厚(例如，約0.5 μm)較低，因此，可消除由金屬層中之遮光所致之集光之限制。
    另，此處所示之背面照射型像素構造終究為一例，可採用各種形態之像素構造。例如，可列舉如圖3(B)所示之表面照射型者。在該表面照射型之像素構造中，於包含光電二極體47之矽層41上，依序具備配線層48、彩色濾光片45及單片透鏡46。於配線層48上，跨多層而配設配線48B，且形成有將利用單片透鏡46集光之光向下層之光電二極體47引導之導波路48A。於配線層48與矽層41之界面附近，配設有各種電晶體之閘極，於矽層41與配線層48之界面附近，形成有FD(浮動擴散)。
    圖4係顯示圖3(A)之矽層41之井構造之一例之簡略剖面構造圖，圖中，於與圖3(A)同等部分標注同一符號而顯示。
    在本例中，使用N-型基板51。如上述般，期望矽層41之厚度相對可視光為5~15 μm，在本例中設為10 μm。藉此，可將可視光良好地光電轉換。於矽層41之一面，跨像素部之整面形成有較淺之P+層52。
    像素分離區域係利用較深之P井53而形成，且與一面之P+層52連接。
    光電二極體47係藉由不形成P井，利用N-型基板51而形成。該N-型區域(基板)51為光電轉換區域，由於其面積較小，濃度較薄，故完全空乏化。
    於其上形成有累積信號電荷(在本例中為電子)之N+區域54，且於其上進而形成有用以作為嵌入式光電二極體之P+層55。
    另，如自圖4明瞭般，光電二極體47係以使光接收面側之表面積大於配線層48側之表面積之方式形成。藉此，可有效獲取入射光。
    在該光電二極體47中光電轉換且累積於N+區域54中之信號電荷，利用傳輸電晶體56(圖2之傳輸電晶體22)被傳送至N+型區域之FD(浮動擴散)57。
    光電二極體47側與FD57係利用P-層(48)而電性分離。
    像素內之傳輸電晶體22以外之電晶體(圖2之放大電晶體24、選擇電晶體25及重置電晶體23)係如通常般形成於較深之P井53中。
    另一方面，關於周邊電路區域，於未到達背面之P+層52之深度上形成P井59，且於該P井59之內側進而形成N井60，於該等井59、60之區域中形成CMOS電路。
    (像素相加)
    但，一般而言，為了於動畫拍攝時提高幀速率、實現高速動畫拍攝，進行將鄰接之複數個像素之信號相加而讀取之像素相加。
    關於該像素相加，可在像素內、垂直信號線17上、行處理部14、及後段之信號處理部等中進行。
    此處，作為一例，茲說明將例如2×2之正方排列中之上下左右鄰接之4像素之信號在像素內相加之情形之像素構成。
    圖5係顯示在像素內進行鄰接4像素相加之情形之電路構成之一例之電路圖，圖中，於與圖2同等部分標注同一符號而顯示。
    在圖5中，設上下左右鄰接之4像素之光電二極體21為光電二極體21-1、21-2、21-3、21-4。
    對該等光電二極體21-1、21-2、21-3、21-4，設置4個傳輸電晶體22-1、22-2、22-3、22-4，且各設置有一個重置電晶體23、放大電晶體24及選擇電晶體25。
    即，傳輸電晶體22-1、22-2、22-3、22-4，各一方之電極連接於光電二極體21-1、21-2、21-3、21-4之各陰極電極，各另一方之電極共通地連接於放大電晶體24之閘極電極。
    於該放大電晶體24之閘極電極，電性連接有對於光電二極體21-1、21-2、21-3、21-4共通之FD部26。
    重置電晶體23之汲極電極、源極電極分別連接於像素電源Vdd、FD部26。
    在與上述構成之鄰接4像素相加對應之像素構成中，藉由對4個傳輸電晶體22-1、22-2、22-3、22-4在相同之時點給與傳送脈衝ΦTRF，可實現在鄰接之4像素間之像素相加。
    即，自光電二極體21-1、21-2、21-3、21-4利用傳輸電晶體22-1、22-2、22-3、22-4被傳送至FD部26之信號電荷在FD部26中相加(亦有記述為FD相加之情形)。
    另一方面，藉由對傳輸電晶體22-1、22-2、22-3、22-4在不同時點給與傳送脈衝ΦTRF，亦可實現在像素單位中之信號輸出。
    即，藉由於動畫拍攝時進行像素相加，可謀求幀速率之提高，與此相對，藉由於靜畫拍攝時獨立讀取全部像素之信號，可謀求解析度之提高。
    [像素排列]
    如上述般，基本而言，像素陣列部12係複數個像素配置成矩陣狀(列行狀)而構成。
    像素陣列部12採用例如圖6所示之拜爾排列作為其像素排列。
    本實施形態之像素陣列部12被分割成一個像素包含利用例如光電二極體形成之光電轉換元件之複數個分割像素單元DPC。
    具體而言，在固體拍攝元件(CMOS影像感測器)10中，針對拜爾排列之同一彩色濾光片下之1像素，分割成2個以上複數個分割像素單元DPC。該情形時，改變感度或累積時間而分割成2個以上複數個之分割像素單元DPC可改變感度或累積時間(曝光時間)而分割。
    在以下之說明中，以一個像素被分割成四個分割像素單元DPC-A~DPC-D之情形為例進行說明。
    圖7係本實施形態之像素分割之概念圖。
    圖7中顯示有拜爾排列之情形之分割方法，在將處於相同之彩色濾光片下(與彩色濾光片對向配置)之1像素分割成4之例中，例如所分割之各個像素中，感度或累積時間各自不同。
    在圖7中，作為一例，顯示有將G(綠)像素PCG分割成DPC-A、DPC-B、DPC-C、DPC-D四個像素之情形。亦可分割成例如DPC-A與DPC-B兩個像素。 <2.本實施形態之特徵構成>
    在本實施形態中，具有上述構成之CMOS影像感測器10作為應用光場(Light Field)技術之立體照相機與可應用於單眼三維(3D)立體照相機之固體拍攝元件而構成。
    以下，具體說明作為可應用於立體照相機與單眼三維(3D)立體照相機之固體拍攝元件之特徵構成。
    以下，為了容易理解，茲說明正方排列(長方排列)之基本構成例，其後，針對如方格圖案般Z字排列之構成例進行說明。
    另，在以下之說明中，在圖中所示之X-Y座標中，X方向相當於第1方向，Y方向相當於第2方向，亦有稱X方向為水平方向或橫向、Y方向為垂直方向或縱向之情形。 <2-1.第1特徵構成例>
    圖8係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第1特徵構成例之圖。
    圖8之CMOS影像感測器10A可應用於立體照相機，且作為光場(Light Field)之立體版，在多透鏡陣列(Multi Lens Array)34中進行LR視差分離。
    在該構成中，水平解析度雖成為1/2，但自與並排(Side by Side)記錄方式匹配而言有用。
    此處，L表示立體中之左(Left)，R表示立體中之右(Right)。因光學特性，亦有L與R反轉之實例，該情形時，藉由將L與R對調而視可對應。
    在CMOS影像感測器10A中，像素陣列部12A採用正方排列(長方排列)且拜爾排列之情形之各像素之分割方法。
    在圖8中，以使G像素PCG11-1、R像素PCR11、G像素PCG11-2、及B像素PCB11成為2×2之拜爾排列之方式，形成有彩色濾光片33。該排列形成為列行狀。
    在圖8之例中，僅顯示一部分，顯示有於B像素PCB11之橫向鄰接而配置有鄰接之拜爾排列之G像素PCG12-1，於G像素PCG11-2之橫向鄰接而配置有鄰接之拜爾排列之R像素PCR12之例。
    在圖8之例中，於第1列配置有G像素PCG11-1、B像素PCB11、G像素PCG12-1，於第2列排列有R像素PCR11、G像素PCG11-2、R像素PCR12。
    且，在圖8之例中，各G像素PCG11-1、R像素PCR11、G像素PCG11-2、及B像素PCB11、G像素PCG11-2、R像素PCR12各自於橫向(X方向)上被分割成2。
    G像素PCG11-1係包含像素DPC-AG1、DPC-BG1兩個分割像素而構成。在該例中，分割像素DPC-AG1被分配為立體之R用，分割像素DPC-BG1被分配為立體之L用。
    R像素PCR11係包含像素DPC-AR1、DPC-BR1兩個分割像素而構成。在該例中，分割像素DPC-AR1被分配為立體之R用，分割像素DPC-BR1被分配為立體之L用。
    B像素PCB11係包含像素DPC-AB1、DPC-BB1兩個分割像素而構成。在該例中，分割像素DPC-AB1被分配為立體之R用，分割像素DPC-BB1被分配為立體之L用。
    G像素PCG11-2係包含像素DPC-AG1、DPC-BG1兩個分割像素而構成。在該例中，分割像素DPC-AG1被分配為立體之R用，分割像素DPC-BG1被分配為立體之L用。
    G像素PCG12-1係包含像素DPC-AG1、DPC-BG1兩個分割像素而構成。在該例中，分割像素DPC-AG1被分配為立體之R用，分割像素DPC-BG1被分配為立體之L用。
    R像素PCR12係包含像素DPC-AR1、DPC-BR1兩個分割像素而構成。在該例中，分割像素DPC-AR1被分配為立體之R用，分割像素DPC-BR1被分配為立體之L用。
    在本例中，像素排列之同一行(Y方向之排列)之各分割像素被分配有同一立體用之R及L之功能。
    換言之，像素排列之同一列(X方向之排列)之各分割像素被交替分配立體用之R及L之功能。
    如圖8所示，於半導體基板11上形成有遮光部BLD與配線，於其上層形成有彩色濾光片陣列33，於彩色濾光片陣列33之上層形成有單片透鏡(OCL)陣列35。
    單片透鏡陣列35之各單片透鏡OCL以與像素陣列部12A中之各分割像素對應之方式形成為列行狀。
    且，對向於單片透鏡陣列35之光入射側，配置有列行狀地形成有多透鏡ML之多透鏡陣列34。
    在圖8之例中，多透鏡陣列34之各多透鏡ML之橫向(X方向)上共有之像素之顏色與通常之排列不同，共有之像素並非同色，以成為異色之方式配置。
    在圖8之例中，顯示有第1多透鏡系統ML1、及第2多透鏡系統ML2L二者。
    第1多透鏡系統ML1在第1列以在G像素PCG11-1之立體之L用分割像素DPC-BG1、及G像素PCG11-1之鄰接B像素PCB11之立體之R用分割像素DPC-AB1中共有之方式配置。
    同樣，第1多透鏡系統ML1在第2列以在R像素PCR11之立體之L用分割像素DPC-BR1、及R像素PCR11之鄰接G像素PCG11-2之立體之R用分割像素DPC-AG1中共有之方式配置。
    第2多透鏡系統ML2在第1列以在B像素PCB11之立體之L用分割像素DPC-BB1、及B像素PCB11之鄰接G像素PCG12-1之立體之R用分割像素DPC-AG1中共有之方式配置。
    同樣，第2多透鏡系統ML2在第2列以在G像素PCG11-2之立體之L用分割像素DPC-BG1、及G像素PCG11-2之鄰接R像素PCR12之立體之R用分割像素DPC-AR1中共有之方式配置。
    如此般，藉由使一個多透鏡ML中共有之彩色像素並非同色而為異色，可使立體之LR之混色(消光比)在透鏡差距與該異色分離上改善。
    又，可選擇使縱向(Y方向)為離散透鏡DSCL或柱面透鏡CYLDL。
    無單片透鏡OCL之情形時，藉由設為離散透鏡DSCL，可謀求集光率之提高。
    另，在圖8之例中，為避免與縱向(Y方向)上鄰接之共有之分割像素之透鏡之影響，跨越兩個分割像素之透鏡形狀成為橫向(X方向)較長之扁平形狀。 <2-2.第2特徵構成例>
    圖9係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第2特徵構成例之圖。
    圖9之CMOS影像感測器10B，像素排列之一部分具有Z字排列(斜方排列、蜂窩排列)。此處，Z字排列係沿著與正方排列中互相正交之兩個方向(第1方向及第2方向)不同之方向之二維排列。具體而言，以正方排列(長方排列)為基準，使各單位像素轉移(旋轉)例如45°之方格圖案之排列。
    且，各單位像素以至少包含光接收功能(包含微透鏡(單片透鏡46))之第1像素部60、及以與第1像素部對向之方式形成且至少包含累積電荷之檢測功能(包含電荷檢測元件)之第2像素部70積層(重疊)之方式構成。
    例如，背面照射型之情形時，如圖3(A)所示，於配線層48上依序具有矽層41(光電二極體47)、彩色濾光片45及單片透鏡46，在如此之構成中，作為第1像素部60與第2像素部70之組合，可列舉以下者。即，第1像素部60包含單片透鏡46，第2像素部70除了上述電荷檢測元件，亦包含配線層48及光電二極體47。或，可行的是，第1像素部60包含單片透鏡46與彩色濾光片45，第2像素部70除了上述電荷檢測元件，亦包含配線層48及光電二極體47。又，可為第1像素部60包含單片透鏡46、以及彩色濾光片45及光電二極體47，第2像素部70包含上述電荷檢測元件與配線層48之構成。
    此處，作為一例，第1像素部60配置於背面側，例如包含圖3(A)之彩色濾光片45、單片透鏡46，或包含彩色濾光片45、單片透鏡46而構成。
    第2像素部70配置於表面側，例如包含圖3(A)之光電二極體47、配線層48，或包含電荷檢測電晶體(放大電晶體等)與配線層48而構成。
    且，在本實施形態中，第1像素部60作為Z字排列形成，第2像素部70作為正方排列(長方排列)而形成。
    另，在圖9中，為簡化圖式，省略彩色濾光片與單片透鏡陣列等。
    又，如圖3(B)所示之表面照射型之情形時，於矽層41上依序具有配線層48(導波路48A、配線48B)、彩色濾光片45及單片透鏡46，作為如此之構成中之第1像素部60及第2像素部70之組合，可列舉以下者。即，第1像素部60包含單片透鏡46，第2像素部70除了上述電荷檢測元件，亦包含配線層48及光電二極體47。或，可行的是，第1像素部60包含單片透鏡46與彩色濾光片45，第2像素部70除了上述電荷檢測元件，亦包含配線層48及光電二極體47。又，可為第1像素部60包含單片透鏡46、以及彩色濾光片45及配線層48，第2像素部70包含上述電荷檢測元件與光電二極體47之構成。
    再者，在本說明書中，雖例示第1像素部為Z字排列(斜方排列)、第2像素部為正方排列之情形，但，相反地，可行的是，第1像素部為正方排列，第2像素部為Z字排列。若第1像素部之二維排列之各排到方向、與第2像素部之二維排列之各排列方向互相(相對)不同，則可獲得本技術之效果。
    在圖9之例中，第2像素部70作為第p列至第(p+4)列之5列、且第q行至第(q+5)行之6行之5列6行之正方排列而形成。
    在圖9之例中，顯示有第p列至第(p+4)列之5列、且第(q-)行至第(q+6)行之8行之Z字排列。
    第1像素部60之列排列及行排列與第2像素部70之列排列及行排列以互相對應之方式形成。
    第1像素部60之G像素、R像素、B像素以如下之方式排列。
    此處，為容易理解，設p=q=1而進行說明。
    於第1列，以跨越第1行及第2行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG1-12。
    G像素PCG1-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC1-12AG、DPC1-12BG而構成。分割像素DPC1-12AG配置於第1行，分割像素DPC1-12BG配置於第2行。
    分割像素DPC1-12AG被分配為立體之L用，分割像素DPC1-12BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC1-12AG、DPC1-12BG而共有之方式配置有多透鏡ML1-12。
    於第1列，以跨越第3行及第4行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG1-34。
    G像素PCG1-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC1-34AG、DPC1-34BG而構成。分割像素DPC1-34AG配置於第3行，分割像素DPC1-34BG配置於第4行。
    分割像素DPC1-34AG被分配為立體之L用，分割像素DPC1-34BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC1-34AG、DPC1-34BG而共有之方式配置有多透鏡ML1-34。
    於第1列，以跨越第5行及第6行之方式，將正方排列為作基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG1-56。
    G像素PCG1-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC1-56AG、DPC1-56BG而構成。分割像素DPC1-56AG配置於第5行，分割像素DPC1-56BG配置於第6行。
    分割像素DPC1-56AG被分配為立體之L用，分割像素DPC1-56BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC1-56AG、DPC1-56BG而共有之方式配置有多透鏡ML1-56。
    於第2列，以跨越第0行及第1行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有R像素PCR2-01。
    R像素PCR2-01係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-01AR、DPC2-01BR而構成。分割像素DPC2-01AR配置於第0行，分割像素DPC2-01BR配置於第1行。
    分割像素DPC2-01AR被分配為立體之L用，分割像素DPC2-01BR被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC2-01AR、DPC2-01BR而共有之方式配置有多透鏡ML2-01。
    於第2列，以跨越第2行及第3行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG2-23。
    G像素PCG2-23係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-23AG、DPC2-23BG而構成。分割像素DPC2-23AG配置於第2行，分割像素DPC2-23BG配置於第3行。
    分割像素DPC2-23AG被分配為立體之L用，分割像素DPC2-23BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC2-23AG、DPC2-23BG而共有之方式配置有多透鏡ML2-23。
    於第2列，以跨越第4行及第5行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有R像素PCR2-45。
    R像素PCR2-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-45AR、DPC2-45BR而構成。分割像素DPC2-45AR配置於第4行，分割像素DPC2-45BR配置於第5行。
    分割像素DPC2-45AR被分配為立體之L用，分割像素DPC2-45BR被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC2-45AR、DPC2-45BR而共有之方式配置有多透鏡ML2-45。
    於第2列，以跨越第6行及第7行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG2-67。
    G像素PCG2-67係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-67AG、DPC2-67BG而構成。分割像素DPC2-67AG配置於第6行，分割像素DPC2-67BG配置於第7行。
    分割像素DPC2-67AG被分配為立體之L用，分割像素DPC2-67BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC2-67AG、DPC2-67BG而共有之方式配置有多透鏡ML2-67。
    於第3列，以跨越第1行及第2行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG3-12。
    G像素PCG3-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-12AG、DPC3-12BG而構成。分割像素DPC3-12AG配置於第1行，分割像素DPC3-12BG配置於第2行。
    分割像素DPC3-12AG被分配為立體之L用，分割像素DPC3-12BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC3-12AG、DPC3-12BG而共有之方式配置有多透鏡ML3-12。
    於第3列，以跨越第3行及第4行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG3-34。
    G像素PCG3-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-34AG、DPC3-34BG而構成。分割像素DPC3-34AG配置於第3行，分割像素DPC3-34BG配置於第4行。
    分割像素DPC3-34AG被分配為立體之L用，分割像素DPC3-34BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC3-34AG、DPC3-34BG而共有之方式配置有多透鏡ML3-34。
    於第3列，以跨越第5行及第6行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG3-56。
    G像素PCG3-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-56AG、DPC3-56BG而構成。分割像素DPC3-56AG配置於第5行，分割像素DPC3-56BG配置於第6行。
    分割像素DPC3-56AG被分配為立體之L用，分割像素DPC3-56BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC3-56AG、DPC3-56BG而共有之方式配置有多透鏡ML3-56。
    於第4列，以跨越第0行及第1行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG4-01。
    G像素PCG4-01係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-01AG、DPC4-01BG而構成。分割像素DPC4-01AG配置於第0行，分割像素DPC4-01BG配置於第1行。
    分割像素DPC4-01AG被分配為立體之L用，分割像素DPC4-01BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC4-01AG、DPC4-01BG而共有之方式配置有多透鏡ML4-01。
    於第4列，以跨越第2行及第3行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有B像素PCB4-23。
    B像素PCB4-23係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-23AB、DPC4-23BB而構成。分割像素DPC4-23AB配置於第2行，分割像素DPC4-23BB配置於第3行。
    分割像素DPC4-23AB被分配為立體之L用，分割像素DPC4-23BB被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC4-23AB、DPC4-23BB而共有之方式配置有多透鏡ML4-23。
    於第4列，以跨越第4行及第5行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG4-45。
    G像素PCG4-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-45AG、DPC4-45BG而構成。分割像素DPC4-45AG配置於第4行，分割像素DPC4-45BG配置於第5行。
    分割像素DPC4-45AG被分配為立體之L用，分割像素DPC4-45BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC4-45AG、DPC4-45BG而共有之方式配置有多透鏡ML4-45。
    於第4列，以跨越第6行及第7行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有B像素PCB4-67。
    B像素PCB4-67係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-67AB、DPC4-67BB而構成。分割像素DPC4-67AB配置於第6行，分割像素DPC4-67BB配置於第7行。
    分割像素DPC4-67AB被分配為立體之L用，分割像素DPC4-67BB被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC4-67AB、DPC4-67BB而共有之方式配置有多透鏡ML4-67。
    於第5列，以跨越第1行及第2行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG5-12。
    G像素PCG5-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC5-12AG、DPC5-12BG而構成。分割像素DPC5-12AG配置於第1行，分割像素DPC5-12BG配置於第2行。
    分割像素DPC5-12AG被分配為立體之L用，分割像素DPC5-12BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC5-12AG、DPC5-12BG而共有之方式配置有多透鏡ML5-12。
    於第5列，以跨越第3行及第4行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG5-34。
    G像素PCG5-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC5-34AG、DPC5-34BG而構成。分割像素DPC5-34AG配置於第3行，分割像素DPC5-34BG配置於第4行。
    分割像素DPC5-34AG被分配為立體之L用，分割像素DPC5-34BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC5-34AG、DPC5-34BG而共有之方式配置有多透鏡ML5-34。
    於第5列，以跨越第5行及第6行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG5-56。
    G像素PCG5-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC5-56AG、DPC5-56BG而構成。分割像素DPC5-56AG配置於第5行，分割像素DPC5-56BG配置於第6行。
    分割像素DPC5-56AG被分配為立體之L用，分割像素DPC5-56BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC5-56AG、DPC5-56BG而共有之方式配置有多透鏡ML5-56。
    在圖9之像素排列中，於第1列、第3列、及第5列僅配置有G像素，於第2列交替配置有R像素與G像素，於第4列交替配置有G像素與B像素。
    根據圖9之構成，無徒勞之像素排列，而可抑制由立體化所致之解析度下降。
    又，由於可以正方單位進行檢測電晶體與配線，故可進行微細化。
    又，光接收面可以將Z字(Zigzag)蜂窩左右2分割之構造檢測LR2視差，即使像素數減少至各1/2，藉由Z字(Zigzag)蜂窩處理，仍可復原至2倍之記錄像素數，從而可彌補由立體化所致之解析度下降。
    圖10係概念性顯示自圖9之像素排列進行跳行動作時之像素排列之圖。
    在該例中，第1列、第3列、及第5列之G像素皆被跳行，其結果，以線跳行形成為拜爾立體排列。且，如上述般，FD在4像素中共有。
    如此般，於跳行動作時形成為拜爾立體排列，因此，可直接應用通常之拜爾排列所對應之像素相加系統。
    與圖9之像素排列對應之讀取像素信號以臨時記錄於圖像記憶體32中之像素信號為基礎，進行使在DSP電路31中使正方排列(長方排列)旋轉45°之Z字排列(方格排列)為正方排列(長方排列)之解馬賽克處理。 <2-3.第3特徵構成例>
    圖11係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第3特徵構成例之圖。
    在圖11中，為簡化圖式，僅顯示第1像素部60C，與圖9同樣省略多透鏡及第2像素部。
    圖11之CMOS影像感測器10C與圖9之CMOS影像感測器10B不同之點係如下所述。
    圖11之CMOS影像感測器10C，各G像素、R像素、B像素並非2分割，而是作為2×2之4分割，將同色4像素分配視差與寬動態範圍(WDR)之2條件。
    另，共有同色四個三角形狀之分割像素中未圖示之一個多透鏡ML。
    在第1列，G像素PCG1-12係以Y軸及X軸為中心包含四個分割像素DPC1-12AG、DPC1-12BG、DPC1-12CG、DPC1-12DG而構成。
    G像素PCG1-34係以Y軸及X軸為中心包含四個分割像素DPC1-34AG、DPC1-34BG、DPC1-34CG、DPC1-34DG而構成。
    G像素PCG1-56係以Y軸及X軸為中心包含四個分割像素DPC1-56AG、DPC1-56BG、DPC1-56CG、DPC1-56DG而構成。
    在第2列，R像素PCR2-01係以Y軸及X軸為中心包含四個分割像素DPC2-01AR、DPC2-01BR、DPC2-01CR、DPC2-01DR而構成。
    G像素PCG2-23係以Y軸及X軸為中心包含四個分割像素DPC2-23AG、DPC2-23BG、DPC2-23CG、DPC2-23DG而構成。
    R像素PCR2-45係以Y軸及X軸為中心包含四個分割像素DPC2-45AR、DPC2-45BR、DPC2-45CR、DPC2-45DR而構成。
    G像素PCG2-67係以Y軸及X軸為中心包含四個分割像素DPC2-67AG、DPC2-67BG、DPC2-67CG、DPC2-67DG而構成。
    在第3列，G像素PCG3-12係以Y軸及X軸為中心包含四個分割像素DPC3-12AG、DPC3-12BG、DPC3-12CG、DPC3-12DG而構成。
    G像素PCG3-34係以Y軸及X軸為中心包含四個分割像素DPC3-34AG、DPC3-34BG、DPC3-34CG、DPC3-34DG而構成。
    G像素PCG3-56係以Y軸及X軸為中心包含四個分割像素DPC3-56AG、DPC3-56BG、DPC3-56CG、DPC3-56DG而構成。
    在第4列，G像素PCG4-01係以Y軸及X軸為中心包含四個分割像素DPC4-01AG、DPC4-01BG、DPC4-01CG、DPC4-01DG而構成。
    B像素PCB4-23係以Y軸及X軸為中心包含四個分割像素DPC4-23AB、DPC4-23BB、DPC4-23CB、DPC4-23DB而構成。
    G像素PCG4-45係以Y軸及X軸為中心包含四個分割像素DPC4-45AG、DPC4-45BG、DPC4-45CG、DPC4-45DG而構成。
    B像素PCB4-67係以Y軸及X軸為中心包含四個分割像素DPC4-67AB、DPC4-67BB、DPC4-67CB、DPC4-67DB而構成。
    在第5列，G像素PCG5-12係以Y軸及X軸為中心包含四個分割像素DPC5-12AG、DPC5-12BG、DPC5-12CG、DPC5-12DG而構成。
    G像素PCG5-34係以Y軸及X軸為中心包含四個分割像素DPC5-34AG、DPC5-34BG、DPC5-34CG、DPC5-34DG而構成。
    G像素PCG5-56係以Y軸及X軸為中心包含四個分割像素DPC5-56AG、DPC5-56BG、DPC5-56CG、DPC5-56DG而構成。
    與圖11之像素排列對應之讀取像素信號以臨時記錄於圖像記憶體32中之像素信號為基礎，進行使在DSP電路31中使正方排列(長方排列)旋轉45°之Z字排列(方格排列)為正方排列(長方排列)之解馬賽克處理。 <2-4.第4特徵構成例>
    圖12係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第4特徵構成例之圖。
    圖12之CMOS影像感測器10D與圖9之CMOS影像感測器不同之點在於使跳行前之像素排列為Z字之拜爾立體排列。
    在圖12之例中，亦與圖9之例相同，第2像素部70作為第p列至第(p+4)列之5列、且第q行至第(q+5)行之6行之5列6行之正方排列而形成。
    在圖12之例中，顯示有第p列至第(p+4)列之5列、且第q行至第(q+5)行之6行之Z字排列。
    第1像素部60之列排列及行排列與第2像素部70之列排列及行排列以互相對應之方式形成。
    第1像素部60D之G像素、R像素、B像素以如下之方式排列。
    此處，與圖9之例之情形相同，為容易理解，設p=q=1而進行說明。
    於第1列，以跨越第2行及第3行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有B像素PCB1-23。
    B像素PCB1-23係包含以Y軸為中心分割為2之三角形狀之分割像素DPC1-23AB、DPC1-23BB而構成。分割像素DPC1-23AB配置於第2行，分割像素DPC1-23BB配置於第3行。
    分割像素DPC1-23AB被分配為立體之L用，分割像素DPC1-23BB被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC1-23AB、DPC1-23BB而共有之方式配置有多透鏡ML1-23。
    於第1列，以跨越第4行及第5行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有R像素PCR1-45。
    R像素PCR1-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC1-45AR、DPC1-45BR而構成。分割像素DPC1-45AR配置於第4行，分割像素DPC1-45BR配置於第5行。
    分割像素DPC1-45AR被分配為立體之L用，分割像素DPC1-45BR被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC1-45AR、DPC1-45BR而共有之方式配置有多透鏡ML1-45。
    於第2列，以跨越第1行及第2行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG2-12。
    G像素PCG2-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-12AG、DPC2-12BG而構成。分割像素DPC2-12AG配置於第1行，分割像素DPC2-12BG配置於第2行。
    分割像素DPC2-12AG被分配為立體之L用，分割像素DPC2-12BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC2-12AG、DPC2-12BG而共有之方式配置有多透鏡ML2-12。
    於第2列，以跨越第3行及第4行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG2-34。
    G像素PCG2-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-34AG、DPC2-34BG而構成。分割像素DPC2-34AG配置於第3行，分割像素DPC2-34BG配置於第4行。
    分割像素DPC2-34AG被分配為立體之L用，分割像素DPC2-34BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC2-34AG、DPC2-34BG而共有之方式配置有多透鏡ML2-34。
    於第2列，以跨越第5行及第6行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG2-56。
    G像素PCG2-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-56AG、DPC2-56BG而構成。分割像素DPC2-56AG配置於第5行，分割像素DPC2-56BG配置於第6行。
    分割像素DPC2-56AG被分配為立體之L用，分割像素DPC2-56BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC2-56AG、DPC2-56BG而共有之方式配置有多透鏡ML2-56。
    於第3列，以跨越第2行及第3行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有R像素PCR3-23。
    R像素PCR3-23係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-23AR、DPC3-23BR而構成。分割像素DPC3-23AR配置於第2行，分割像素DPC3-23BR配置於第3行。
    分割像素DPC3-23AR被分配為立體之L用，分割像素DPC3-23BR被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC3-23AR、DPC3-23BR而共有之方式配置有多透鏡ML3-23。
    於第3列，以跨越第4行及第5行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有B像素PCB3-45。
    B像素PCB3-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-45AB、DPC3-45BB而構成。分割像素DPC3-45AB配置於第4行，分割像素DPC3-45BB配置於第5行。
    分割像素DPC3-45AB被分配為立體之L用，分割像素DPC3-45BB被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC3-45AB、DPC3-45BB而共有之方式配置有多透鏡ML3-45。
    於第4列，以跨越第1行及第2行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG4-12。
    G像素PCG4-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-12AG、DPC4-12BG而構成。分割像素DPC4-12AG配置於第1行，分割像素DPC4-12BG配置於第2行。
    分割像素DPC4-12AG被分配為立體之L用，分割像素DPC4-12BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC4-12AG、DPC4-12BG而共有之方式配置有多透鏡ML4-12。
    於第4列，以跨越第3行及第4行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG4-34。
    G像素PCG4-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-34AG、DPC4-34BG而構成。分割像素DPC4-34AG配置於第3行，分割像素DPC4-34BG配置於第4行。
    分割像素DPC4-34AG被分配為立體之L用，分割像素DPC4-34BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC4-34AG、DPC4-34BG而共有之方式配置有多透鏡ML4-34。
    於第4列，以跨越第5行及第6行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG4-56。
    G像素PCG4-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-56AG、DPC4-56BG而構成。分割像素DPC4-56AG配置於第5行，分割像素DPC4-56BG配置於第6行。
    分割像素DPC4-56AG被分配為立體之L用，分割像素DPC4-56BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC4-56AG、DPC4-56BG而共有之方式配置有多透鏡ML4-56。
    於第5列，以跨越第2行及第3行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有B像素PCB5-23。
    B像素PCB5-23係包含以Y軸為中心分割為2之三角形狀之分割像素DPC5-23AB、DPC5-23BB而構成。分割像素DPC5-23AB配置於第2行，分割像素DPC5-23BB配置於第3行。
    分割像素DPC5-23AB被分配為立體之L用，分割像素DPC5-23BB被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC5-23AB、DPC5-23BB而共有之方式配置有多透鏡ML5-23。
    於第5列，以跨越第4行及第5行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有R像素PCR5-45。
    R像素PCR5-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC5-45AR、DPC5-45BR而構成。分割像素DPC5-45AR配置於第4行，分割像素DPC5-45BR配置於第5行。
    分割像素DPC5-45AR被分配為立體之L用，分割像素DPC5-45BR被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC5-45AR、DPC5-45BR而共有之方式配置有多透鏡ML5-45。
    在圖12之像素排列中，於第2列及第4列僅配置有G像素，於第1列交替配置有B像素與R像素，於第3列交替配置有R像素與B像素，於第5列交替配置有B像素與R像素。
    在圖12之構成中，亦無徒勞之像素排列，而可抑制由立體化所致之解析度下降。
    又，由於可以正方單位進行檢測電晶體與配線，故可進行微細化。
    又，光接收面可以將Z字(Zigzag)蜂窩左右2分割之構造檢測LR2視差，即使像素數減少至各1/2，藉由Z字(Zigzag)蜂窩處理，仍可復原至2倍之記錄像素數，從而可彌補由立體化所致之解析度下降。
    圖13係概念性顯示自圖12之像素排列進行像素組合動作時之像素排列之圖。
    在該例中，跳行與相加等之像素組合(Binning)可藉由跳4列進行處理，且在該例中，亦在4像素中共有FD。
    如此般，作為拜爾立體排列形成，因此，可直接應用通常之拜爾排列所對應之像素相加系統。
    與圖12之像素排列對應之讀取像素信號以臨時記錄於圖像記憶體32中之像素信號為基礎，進行使在DSP電路31中使正方排列(長方排列)旋轉45°之Z字排列(方格排列)為正方排列(長方排列)之解馬賽克處理。 <2-5.第5特徵構成例>
    圖14係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第5特徵構成例之圖。
    圖14之CMOS影像感測器10E與圖12之CMOS影像感測器10D不同之點在於：共有一個多透鏡之三角形狀之兩個分割像素並非同色而成為異色。
    在第1列中，作為共有B像素之分割像素DPC1-23AB與多透鏡ML1-23之分割像素，取代同色之分割像素DPC1-23BB，配置有異色之G像素之分割像素DPC1-23BG。
    作為共有R像素之分割像素DPC1-45AR與多透鏡ML1-45之分割像素，取代同色之分割像素DPC1-45BR，配置有異色之G像素之分割像素DPC1-45BG。
    在第2列中，作為共有G像素之分割像素DPC2-12AG與多透鏡ML2-12之分割像素，取代同色之分割像素DPC2-12BG，配置有異色之R像素之分割像素DPC2-12BR。
    作為共有G像素之分割像素DPC2-34AG與多透鏡ML2-34之分割像素，取代同色之分割像素DPC2-34BG，配置有異色之B像素之分割像素DPC2-34BB。
    作為共有G像素之分割像素DPC2-56AG與多透鏡ML2-56之分割像素，取代同色之分割像素DPC2-56BG，配置有異色之R像素之分割像素DPC2-56BR。
    在第3列中，作為共有R像素之分割像素DPC3-23AR與多透鏡ML3-23之分割像素，取代同色之分割像素DPC3-23BR，配置有異色之G像素之分割像素DPC3-23BG。
    作為共有B像素之分割像素DPC3-45AB與多透鏡ML3-45之分割像素，取代同色之分割像素DPC3-45BB，配置有異色之G像素之分割像素DPC3-45BG。
    在第4列中，作為共有G像素之分割像素DPC4-12AG與多透鏡ML4-12之分割像素，取代同色之分割像素DPC4-12BG，配置有異色之B像素之分割像素DPC4-12BB。
    作為共有G像素之分割像素DPC4-34AG與多透鏡ML4-34之分割像素，取代同色之分割像素DPC4-34BG，配置有異色之R像素之分割像素DPC4-34BR。
    作為共有G像素之分割像素DPC4-56AG與多透鏡ML4-56之分割像素，取代同色之分割像素DPC4-56BG，配置有異色之B像素之分割像素DPC4-56BB。
    在第5列中，作為共有B像素之分割像素DPC5-23AB與多透鏡ML5-23之分割像素，取代同色之分割像素DPC5-23BB，配置有異色之G像素之分割像素DPC5-23BG。
    作為共有R像素之分割像素DPC5-45AR與多透鏡ML5-45之分割像素，取代同色之分割像素DPC5-45BR，形成有異色之G像素之分割像素DPC5-45BG。
    在圖14之像素排列中，於第1列至第5列，以交混之方式交替配置有B像素、G像素、R像素。
    且，在圖14之像素排列中，在第1行、第3行、及第5行中僅配置G像素，作為所謂G像素之縱條狀而形成。
    在圖14之構成中，亦無徒勞之像素排列，而可抑制由立體化所致之解析度下降。
    又，由於可以正方單位進行檢測電晶體與配線，故可進行微細化。
    又，光接收面可以將Z字(Zigzag)蜂窩左右2分割之構造檢測LR2視差，即使像素數減少至各1/2，藉由Z字(Zigzag)蜂窩處理，仍可復原至2倍之記錄像素數，從而可彌補由立體化所致之解析度下降。
    又，藉由使一個多透鏡ML中共有之彩色像素並非同色而為異色，可使立體之LR之混色(消光比)在透鏡差距與該異色分離上改善。
    圖15係概念性顯示自圖14之像素排列進行像素組合動作時之像素排列之圖。
    在該例中，跳行與相加等之像素組合(Binning)可藉由跳4列進行處理。在該例中，亦在4像素中共有FD。
    如此般，作為拜爾立體排列形成，因此，可直接應用通常之拜爾排列所對應之像素相加系統。
    與圖14之像素排列對應之讀取像素信號以臨時記錄於圖像記憶體32中之像素信號為基礎，進行使在DSP電路31中使正方排列(長方排列)旋轉45°之Z字排列(方格排列)為正方排列(長方排列)之解馬賽克處理。 <2-6.第6特徵構成例>
    圖16係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第6特徵構成例之圖。
    圖16之CMOS影像感測器10F與圖12之CMOS影像感測器10D不同之點在於：成為包含成為亮度信號之主成份之顏色、例如白色像素(W(White)像素)之像素排列。
    包含白色之色彩編碼之彩色濾光片陣列，因與RGB拜爾排列之彩色濾光片陣列相比輸出電壓較高，故可謀求CMOS影像感測器10F之高感度。
    在圖16之例中，第2像素部70作為第p列至第(p+4)列之5列、且第q行至第(q+5)行之6行之5列6行之正方排列而形成。
    在圖16之例中，顯示有第p列至第(p+4)列之5列、且第(q-1)行至第(q+6)行之8行之Z字排列。
    第1像素部60F之列排列及行排列與第2像素部70之列排列及行排列以互相對應之方式形成。
    第1像素部60F之W像素、G像素、R像素、B像素以如下之方式排列。
    此處，與圖9之例之情形相同，為容易理解，設p=q=1而進行說明。
    於第1列，以跨越第2行及第3行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有B像素PCB1-23。
    B像素PCB1-23係包含以Y軸為中心分割為2之三角形狀之分割像素DPC1-23AB、DPC1-23BB而構成。分割像素DPC1-23AB配置於第2行，分割像素DPC1-23BB配置於第3行。
    分割像素DPC1-23AB被分配為立體之L用，分割像素DPC1-23BB被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC1-23AB、DPC1-23BB而共有之方式配置有多透鏡ML1-23。
    於第1列，以跨越第4行及第5行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG1-45。
    G像素PCG1-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC1-45AG、DPC1-45BG而構成。分割像素DPC1-45AG配置於第4行，分割像素DPC1-45BG配置於第5行。
    分割像素DPC1-45AG被分配為立體之L用，分割像素DPC1-45BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC1-45AG、DPC1-45BG而共有之方式配置有多透鏡ML1-45。
    於第2列，以跨越第1行及第2行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有W像素PCW2-12。
    W像素PCW2-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-12AW、DPC2-12BW而構成。分割像素DPC2-12AW配置於第1行，分割像素DPC2-12BW配置於第2行。
    分割像素DPC2-12AW被分配為立體之L用，分割像素DPC2-12BW被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC2-12AW、DPC2-12BW而共有之方式配置有多透鏡ML2-12。
    於第2列，以跨越第3行及第4行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有W像素PCW2-34。
    W像素PCW2-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-34AW、DPC2-34BW而構成。分割像素DPC2-34AW配置於第3行，分割像素DPC2-34BW配置於第4行。
    分割像素DPC2-34AW被分配為立體之L用，分割像素DPC2-34BW被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC2-34AW、DPC2-34BW而共有之方式配置有多透鏡ML2-34。
    於第2列，以跨越第5行及第6行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有W像素PCW2-56。
    W像素PCW2-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-56AW、DPC2-56BW而構成。分割像素DPC2-56AW配置於第5行，分割像素DPC2-56BW配置於第6行。
    分割像素DPC2-56AW被分配為立體之L用，分割像素DPC2-56BW被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC2-56AW、DPC2-56BW而共有之方式配置有多透鏡ML2-56。
    於第3列，以跨越第0行及第1行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有R像素PCR3-01。
    R像素PCR3-01係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-01AR、DPC3-01BR而構成。分割像素DPC3-01AR配置於第0行，分割像素DPC3-01BR配置於第1行。
    分割像素DPC3-01AR被分配為立體之L用，分割像素DPC3-01BR被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC3-01AR、DPC3-01BR而共有之方式配置有多透鏡ML3-01。
    於第3列，以跨越第2行及第3行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG3-23。
    G像素PCG3-23係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-23AG、DPC3-23BG而構成。分割像素DPC3-23AG配置於第2行，分割像素DPC3-23BG配置於第3行。
    分割像素DPC3-23AG被分配為立體之L用，分割像素DPC3-23BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC3-23AG、DPC3-23BG而共有之方式配置有多透鏡ML3-23。
    於第3列，以跨越第4行及第5行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有R像素PCR3-45。
    R像素PCR3-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-45AR、DPC3-45BR而構成。分割像素DPC3-45AR配置於第4行，分割像素DPC3-45BR配置於第5行。
    分割像素DPC3-45AR被分配為立體之L用，分割像素DPC3-45BR被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC3-45AR、DPC3-45BR而共有之方式配置有多透鏡ML3-45。
    於第3列，以跨越第6行及第7行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG3-67。
    G像素PCG3-67係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-67AG、DPC3-67BG而構成。分割像素DPC3-67AG配置於第6行，分割像素DPC3-67BG配置於第7行。
    分割像素DPC3-67AG被分配為立體之L用，分割像素DPC3-67BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC3-67AG、DPC3-67BG而共有之方式配置有多透鏡ML3-67。
    於第4列，以跨越第1行及第2行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有W像素PCW4-12。
    W像素PCW4-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-12AW、DPC4-12BW而構成。分割像素DPC4-12AW配置於第1行，分割像素DPC4-12BW配置於第2行。
    分割像素DPC4-12AW被分配為立體之L用，分割像素DPC4-12BW被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC4-12AW、DPC4-12BW而共有之方式配置有多透鏡ML4-12。
    於第4列，以跨越第3行及第4行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有W像素PCW4-34。
    W像素PCW4-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-34AW、DPC4-34BW而構成。分割像素DPC4-34AW配置於第3行，分割像素DPC4-34BW配置於第4行。
    分割像素DPC4-34AW被分配為立體之L用，分割像素DPC4-34BW被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC4-34AW、DPC4-34BW而共有之方式配置有多透鏡ML4-34。
    於第4列，以跨越第5行及第6行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有W像素PCW4-56。
    W像素PCW4-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-56AW、DPC4-56BW而構成。分割像素DPC4-56AW配置於第5行，分割像素DPC4-56BW配置於第6行。
    分割像素DPC4-56AW被分配為立體之L用，分割像素DPC4-56BW被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC4-56AW、DPC4-56BW而共有之方式配置有多透鏡ML4-56。
    於第5列，以跨越第2行及第3行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有B像素PCB5-23。
    B像素PCB5-23係包含以Y軸為中心分割為2之三角形狀之分割像素DPC5-23AB、DPC5-23BB而構成。分割像素DPC5-23AB配置於第2行，分割像素DPC5-23BB配置於第3行。
    分割像素DPC5-23AB被分配為立體之L用，分割像素DPC5-23BB被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC5-23AB、DPC5-23BB而共有之方式配置有多透鏡ML5-23。
    於第5列，以跨越第4行及第5行之方式，將正方排列作為基準，在例如自Y方向至X方向旋轉45°之狀態下形成有G像素PCG5-45。
    G像素PCG5-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC5-45AG、DPC5-45BG而構成。分割像素DPC5-45AG配置於第4行，分割像素DPC5-45BG配置於第5行。
    分割像素DPC5-45AG被分配為立體之L用，分割像素DPC5-45BG被分配為立體之R用。
    且，以跨越同色之兩個分割像素DPC5-45AG、DPC5-45BG而共有之方式配置有多透鏡ML5-45。
    在圖16之像素排列中，於第2列及第4列僅配置有W像素，於第1列交替配置有B像素與G像素，於第3列交替配置有R像素與G像素，於第5列交替配置有B像素與G像素。
    在圖16之構成中，亦無徒勞之像素排列，而可抑制由立體化所致之解析度下降。
    又，由於可以正方單位進行檢測電晶體與配線，故可進行微細化。
    又，光接收面可以將Z字(Zigzag)蜂窩左右2分割之構造檢測LR2視差，即使像素數減少至各1/2，藉由Z字(Zigzag)蜂窩處理，仍可復原至2倍之記錄像素數，從而可彌補由立體化所致之解析度下降。
    圖17係概念性顯示自圖16之像素排列進行相加處理時之像素排列之圖。
    在該例中，相加處理在縱向進行同色彼此間之相加，在DSP電路31中進行橫向之數位相加。又，於圖17中概念性顯示相加後之像素中心。
    與圖16之像素排列對應之讀取像素信號以臨時記錄於圖像記憶體32中之像素信號為基礎，進行使在DSP電路31中使正方排列(長方排列)旋轉45°之Z字排列(方格排列)為正方排列(長方排列)之解馬賽克處理。 <2-7.第7特徵構成例>
    圖18係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第7特徵構成例之圖。
    圖18之CMOS影像感測器10G與圖12之CMOS影像感測器10D不同之點在於：自拜爾排列之多視點之觀點而言，採用全面配置像素之構成。
    在圖18之例中，四個全像素FPC1、FPC2、FPC3、FPC4配置成2×2之矩陣狀，且，在例如自Y方向至X方向旋轉45°之狀態下形成。
    且，以跨越各全像素FPC1、FPC2、FPC3、FPC4之各像素而共有之方式，配置有多透鏡FML1、FML2、FML3、FML4。
    在圖18之例中，全像素FPC1之G像素PCG1-23、PCG1-45、PCG0-34、PCG2-34以2×2之矩陣狀之方式排列形成。
    G像素PCG1-23係包含以Y軸為中心分割為2之三角形狀之分割像素DPC1-2AG、DPC1-3BG而構成。分割像素DPC1-2AG配置於第2行，分割像素DPC1-3BG配置於第3行。
    G像素PCG1-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC1-4AG、DPC1-5BG而構成。分割像素DPC1-4AG配置於第4行，分割像素DPC1-5BG配置於第5行。
    G像素PCG0-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC0-3AG、DPC0-4BG而構成。分割像素DPC0-3AG配置於第3行，分割像素DPC0-4BG配置於第4行。
    G像素PCG2-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-3AG、DPC2-4BG而構成。分割像素DPC2-3AG配置於第3行，分割像素DPC2-4BG配置於第4行。
    多透鏡FML1以跨越8個分割像素DPC1-2AG、DPC1-3BG、DPC1-4AG、DPC1-5BG、DPC0-3AG、DPC0-4BG、DPC2-3AG、DPC2-4BG而共有之方式配置。
    在該例中，以跨越同色之八個分割像素而共有之方式配置有多透鏡FML1。
    此處，全像素FPC1將Y軸作為中心，圖中左側之四個分割像素各被分配為立體之L用，右側之四個分割像素各被分配為立體之R用。
    具體而言，分割像素DPC1-2AG、DPC1-3BG、DPC0-3AG、DPC2-3AG被分配為立體之L用。
    分割像素DPC1-4AG、DPC1-5BG、DPC0-4BG、DPC2-4BG被分配為立體之R用。
    全像素FPC2之G像素PCG5-23、PCG5-45、PCG4-34、PCG6-34以2×2之矩陣狀之方式排列形成。
    G像素PCG5-23係包含以Y軸為中心分割為2之三角形狀之分割像素DPC5-2AG、DPC5-3BG而構成。分割像素DPC5-2AG配置於第2行，分割像素DPC5-3BG配置於第3行。
    G像素PCG5-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC5-4AG、DPC5-5BG而構成。分割像素DPC5-4AG配置於第4行，分割像素DPC5-5BG配置於第5行。
    G像素PCG4-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-3AG、DPC4-4BG而構成。分割像素DPC4-3AG配置於第3行，分割像素DPC4-4BG配置於第4行。
    G像素PCG6-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC6-3AG、DPC6-4BG而構成。分割像素DPC6-3AG配置於第3行，分割像素DPC6-4BG配置於第4行。
    多透鏡FML2以跨越8個分割像素DPC5-2AG、DPC5-3BG、DPC5-4AG、DPC5-5BG、DPC4-3AG、DPC4-4BG、DPC6-3AG、DPC6-4BG而共有之方式配置。
    在該例中，以跨越同色之八個分割像素而共有之方式配置有多透鏡FML2。
    此處，全像素FPC2將Y軸作為中心，圖中左側之四個分割像素各被分配為立體之L用，右側之四個分割像素各被分配為立體之R用。
    具體而言，分割像素DPC5-2AG、DPC5-3BG、DPC4-3AG、DPC6-3AG被分配為立體之L用。
    分割像素DPC5-4AG、DPC5-5BG、DPC4-4BG、DPC6-4BG被分配為立體之R用。
    全像素FPC3之B像素PCB3-01、PCB3-23、PCB2-12、PCB4-12以2×2之矩陣狀之方式排列形成。
    B像素PCB3-01係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-0AB、DPC3-1BB而構成。分割像素DPC3-0AB配置於第0行，分割像素DPC3-1BB配置於第1行。
    B像素PCB3-23係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-2AB、DPC3-3BB而構成。分割像素DPC3-2AB配置於第2行，分割像素DPC3-3BB配置於第3行。
    B像素PCB2-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-1AB、DPC2-2BB而構成。分割像素DPC2-1AB配置於第1行，分割像素DPC2-2BB配置於第2行。
    B像素PCB4-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-1AB、DPC4-2BB而構成。分割像素DPC4-1AB配置於第1行，分割像素DPC4-2BB配置於第2行。
    多透鏡FML3以跨越8個分割像素DPC3-0AB、DPC3-1BB、DPC3-2AB、DPC3-3BB、DPC2-1AB、DPC2-2BB、DPC4-1AB、DPC4-2BB而共有之方式配置。
    在該例中，以跨越同色之八個分割像素而共有之方式配置有多透鏡FML3。
    此處，全像素FPC3將Y軸作為中心，圖中左側之四個分割像素各被分配為立體之L用，右側之四個分割像素各被分配為立體之R用。
    具體而言，分割像素DPC3-0AB、DPC3-1BB、DPC2-1AB、DPC4-1AB被分配為立體之L用。
    分割像素DPC3-2AB、DPC3-3BB、DPC2-2BB、DPC4-2BB被分配為立體之R用。
    全像素FPC4之R像素PCR3-45、PCR3-67、PCR2-56、PCR4-56以2×2之矩陣狀之方式排列形成。
    R像素PCR3-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-4AR、DPC3-5BR而構成。分割像素DPC3-4AR配置於第4行，分割像素DPC3-5BR配置於第5行。
    R像素PCR3-67係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-6AR、DPC3-7BR而構成。分割像素DPC3-6AR配置於第6行，分割像素DPC3-7BR配置於第7行。
    R像素PCR2-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-5AR、DPC2-6BR而構成。分割像素DPC2-5AR配置於第5行，分割像素DPC2-6BR配置於第6行。
    R像素PCR4-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-5AR、DPC4-6BR而構成。分割像素DPC4-5AR配置於第5行，分割像素DPC4-6BR配置於第6行。
    多透鏡FML4以跨越8個分割像素DPC3-4AR、DPC3-5BR、DPC3-6AR、DPC3-7BR、DPC2-5AR、DPC2-6BR、DPC4-5AR、DPC4-6BR而共有之方式配置。
    在該例中，以跨越同色之八個分割像素而共有之方式配置有多透鏡FML4。
    此處，全像素FPC4將Y軸作為中心，圖中左側之四個分割像素各被分配為立體之L用，右側之四個分割像素各被分配為立體之R用。
    具體而言，分割像素DPC3-4AR、DPC3-5BR、DPC2-5AR、DPC4-5AR被分配為立體之L用。
    分割像素DPC3-6AR、DPC3-7BR、DPC2-6BR、DPC4-6BR被分配為立體之R用。
    圖19係用以在圖18之例中自拜爾排列之多視點之觀點進行考察之圖。
    圖18之像素排列在水平方向(X方向)上於六個實視差圖像中包含三個內插視差圖像而與9視點圖像對應，水平方向之視點圖像較多，因此，適於單眼三維(3D)立體照相機。
    圖20係概念性顯示在圖18之例中進行像素組合處理時之像素排列之圖。
    如圖20所示，應用圖18之像素排列進行像素組合(Binning)處理之情形，以第1列與第5列之G像素列可實現4點視差。
    另，僅論立體，Y方向(上下方向)之像素對立體功能沒有幫助。 <2-8.第8特徵構成例>
    圖21係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第8特徵構成例之圖。
    圖21之CMOS影像感測器10H與圖18之CMOS影像感測器10G不同之點在於構成各全像素FPC1H、FPC2H、FPC3H、FPC4H之彩色像素不同之點。
    另，在圖21中，為容易理解，僅對與圖18之構成不同之部分標注符號而顯示。
    在全像素FPC1H中，取代G像素PCG0-34形成有R像素PCR0-34，取代G像素PCG2-34形成有B像素PCB2-34。
    且，R像素PCR0-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC0-3AR、DPC0-4BR而構成。
    B像素PCB2-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-3AB、DPC2-4BB而構成。
    另，多透鏡FML1H以跨越8個分割像素DPC1-2AG、DPC1-3BG、DPC1-4AG、DPC1-5BG、DPC0-3AR、DPC0-4BR、DPC2-3AB、DPC2-4BB而共有之方式配置。
    在該例中，亦以跨越八個分割像素而共有之方式配置有多透鏡FML1H。
    在全像素FPC2H中，取代G像素PCG4-34形成有B像素PCB4-34，取代G像素PCG6-34形成有R像素PCR6-34。
    且，B像素PCB4-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-3AB、DPC4-4BB而構成。
    R像素PCR6-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC6-3AR、DPC6-4BR而構成。
    另，多透鏡FML2H以跨越8個分割像素DPC5-2AG、DPC5-3BG、DPC5-4AG、DPC5-5BG、DPC4-3AB、DPC4-4BB、DPC6-3AR、DPC6-4BR而共有之方式配置。
    在該例中，亦以跨越八個分割像素而共有之方式配置有多透鏡FML2H。
    在全像素FPC3H中，取代B像素PCB3-01形成有R像素PCR3-01，取代B像素PCB2-12形成有G像素PCG2-12，取代B像素PCB-12形成有G像素PCG4-12。
    且，R像素PCR3-01係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-0AR、DPC3-1BR而構成。
    G像素PCG2-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-1AG、DPC2-2BG而構成。
    G像素PCG4-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-1AG、DPC4-2BG而構成。
    另，多透鏡FML3H以跨越8個分割像素DPC3-0AR、DPC3-1BR、DPC3-2AB、DPC3-3BB、DPC2-1AG、DPC2-2BG、DPC4-1AG、DPC4-2BG而共有之方式配置。
    在該例中，亦以跨越八個分割像素而共有之方式配置有多透鏡FML3H。
    在全像素FPC4H中，取代R像素PCR3-45形成有B像素PCB3-45，取代R像素PCR2-56形成有G像素PCG2-56，取代R像素PCR4-56形成有G像素PCG4-56。
    且，B像素PCB3-45係包含以Y軸為中心分割為2之三角形狀之分割像素DPC3-4AB、DPC3-5BB而構成。
    G像素PCG2-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-5AG、DPC2-6BG而構成。
    G像素PCG4-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-5AG、DPC4-6BG而構成。
    另，多透鏡FML4H以跨越8個分割像素DPC3-0AB、DPC3-1BB、DPC3-6AR、DPC3-7BR、DPC2-5AG、DPC2-6BG、DPC4-5AG、DPC4-6BG而共有之方式配置。
    在該例中，亦以跨越八個分割像素而共有之方式配置有多透鏡FML4H。
    應用圖21之像素排列進行像素組合(Binning)處理之情形亦如圖20所示般，可以第1列與第5列之G像素列實現4點視差。 <2-9.第9特徵構成例>
    圖22係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第9特徵構成例之圖。
    圖22之CMOS影像感測器10I與圖18之CMOS影像感測器10G不同之點在於構成各全像素FPC1I、FPC2I、FPC3I、FPC4I之彩色像素不同之點。
    另，在圖22中，為容易理解，僅對與圖18之構成不同之部分標注符號而顯示。
    在全像素FPC1I中，取代G像素PCG0-34形成有R像素PCR0-34，取代G像素PCG2-34形成有R像素PCR2-34。
    且，R像素PCR0-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC0-3AR、DPC0-4BR而構成。
    R像素PCR2-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-3AR、DPC2-4BR而構成。
    另，多透鏡FML1I以跨越8個分割像素DPC1-2AG、DPC1-3BG、DPC1-4AG、DPC1-5BG、DPC0-3AR、DPC0-4BR、DPC2-3AR、DPC2-4BR而共有之方式配置。
    在該例中，亦以跨越八個分割像素而共有之方式配置有多透鏡FML1I。
    在全像素FPC2I中，取代G像素PCG4-34形成有B像素PCB4-34，取代G像素PCG6-34形成有B像素PCB6-34。
    且，B像素PCB4-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-3AB、DPC4-4BB而構成。
    B像素PCB6-34係包含以Y軸為中心分割為2之三角形狀之分割像素DPC6-3AB、DPC6-4BB而構成。
    另，多透鏡FML2I以跨越8個分割像素DPC5-2AG、DPC5-3BG、DPC5-4AG、DPC5-5BG、DPC4-3AB、DPC4-4BB、DPC6-3AB、DPC6-4BB而共有之方式配置。
    在該例中，亦以跨越八個分割像素而共有之方式配置有多透鏡FML2I。
    在全像素FPC3I中，取代B像素PCB2-12形成有G像素PCG2-12，取代B像素PCB4-12形成有G像素PCG4-12。
    且，G像素PCG2-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-1AG、DPC2-2BG而構成。
    G像素PCG4-12係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-1AG、DPC4-2BG而構成。
    另，多透鏡FML3I以跨越8個分割像素DPC3-0AB、DPC3-1BB、DPC3-2AB、DPC3-3BB、DPC2-1AG、DPC2-2BG、DPC4-1AG、DPC4-2BG而共有之方式配置。
    在該例中，亦以跨越八個分割像素而共有之方式配置有多透鏡FML3I。
    在全像素FPC4I中，取代R像素PCR2-56形成有G像素PCG2-56，取代R像素PCR4-56形成有G像素PCG4-56。
    且，G像素PCG2-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC2-5AG、DPC2-6BG而構成。
    G像素PCG4-56係包含以Y軸為中心分割為2之三角形狀之分割像素DPC4-5AG、DPC4-6BG而構成。
    另，多透鏡FML4I以跨越8個分割像素DPC3-4AR、DPC3-5BR、DPC3-6AR、DPC3-7BR、DPC2-5AG、DPC2-6BG、DPC4-5AG、DPC4-6BG而共有之方式配置。
    在該例中，亦以跨越八個分割像素而共有之方式配置有多透鏡FML4I。
    應用圖22之像素排列進行像素組合(Binning)處理之情形亦如圖20所示般，可以第1列與第5列之G像素列實現4點視差。 <2-10.第10特徵構成例>
    圖23係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第10特徵構成例之圖。
    圖23之CMOS影像感測器10J與圖22之CMOS影像感測器10I不同之點係如下所述。
    本CMOS影像感測器10J與CMOS影像感測器10I在各全像素FPC1J、FPC2J、FPC3J、FPC4J之構成中，列方向上多透鏡ML中共有之彩色像素並非同色而成為異色。
    如此般，藉由使列方向上多透鏡ML中共有之彩色像素並非同色而為異色，可使立體之LR之混色(消光比)在透鏡差距與該異色分離上改善。
    另，在圖23中，為容易理解，僅對與圖22之構成不同之部分標注符號而顯示。
    在全像素FPC1J中，取代G像素PCG1-23之分割像素DPC1-2AG形成有B像素PCB之分割像素DPC1-2AB。
    在全像素FPC1J中，取代G像素PCG1-45之分割像素DPC1-5BG形成有R像素PCR之分割像素DPC1-5BR。
    另，多透鏡FML1J以跨越8個分割像素DPC1-2AB、DPC1-3BG、DPC1-4AG、DPC1-5BR、DPC0-3AR、DPC0-4BR、DPC2-3AR、DPC2-4BR而共有之方式配置。
    在該例中，亦以跨越異色之兩個分割像素DPC1-2AB與DPC1-3BG、以及分割像素DPC1-4AG與DPC1-5BR而共有之方式配置有多透鏡FML1J。
    在全像素FPC2J中，取代G像素PCG5-23之分割像素DPC5-2AG形成有R像素PCR之分割像素DPC5-2AR。
    在全像素FPC2J中，取代G像素PCG5-45之分割像素DPC5-5BG形成有B像素PCB之分割像素DPC5-5BB。
    另，多透鏡FML2J以跨越8個分割像素DPC5-2AR、DPC5-3BG、DPC5-4AG、DPC5-5BB、DPC4-3AB、DPC4-4BB、DPC6-3AB、DPC6-4BB而共有之方式配置。
    在該例中，亦以跨越異色之兩個分割像素DPC5-2AR與DPC5-3BG、以及分割像素DPC5-4AG與DPC5-5BB而共有之方式配置有多透鏡FML2J。
    在全像素FPC3J中，取代B像素PCB3-01之分割像素DPC3-0AB形成有G像素PCG之分割像素DPC3-0AG。
    在全像素FPC3J中，取代B像素PCB3-01之分割像素DPC3-1BB形成有R像素PCR之分割像素DPC3-1BR。
    在全像素FPC3J中，取代B像素PCB3-23之分割像素DPC3-2AB形成有R像素PCR之分割像素DPC3-2AR。
    在全像素FPC3J中，取代B像素PCB3-23之分割像素DPC3-3BB形成有G像素PCG之分割像素DPC3-3BG。
    另，多透鏡FML3J以跨越8個分割像素DPC3-0AG、DPC3-1BR、DPC3-2AR、DPC3-3BG、DPC2-1AG、DPC2-2BG、DPC4-1AG、DPC4-2BG而共有之方式配置。
    在該例中，亦以跨越異色之兩個分割像素DPC3-0AG與DPC3-1BR、以及分割像素DPC3-2AR與DPC3-3BG而共有之方式配置有多透鏡FML3J。
    在全像素FPC4J中，取代R像素PCG3-45之分割像素DPC3-4AR形成有G像素PCG之分割像素DPC3-4AG。
    在全像素FPC4J中，取代R像素PCG3-45之分割像素DPC3-5BR形成有B像素PCB之分割像素DPC3-5BB。
    在全像素FPC4J中，取代B像素PCG3-67之分割像素DPC3-6AR形成有B像素PCB之分割像素DPC3-6AB。
    在全像素FPC4J中，取代B像素PCG3-67之分割像素DPC3-7BR形成有G像素PCG之分割像素DPC3-7BG。
    另，多透鏡FML4J以跨越8個分割像素DPC3-4AG、DPC3-5BB、DPC3-6AB、DPC3-7BG、DPC2-5AG、DPC2-6BG、DPC4-5AG、DPC4-6BG而共有之方式配置。
    在該例中，亦以跨越異色之兩個分割像素DPC3-4AG與DPC3-5BB、以及分割像素DPC3-6AR與DPC3-7BG而共有之方式配置有多透鏡FML4J。
    圖24係概念性顯示在圖23之例中進行像素組合處理時之像素排列之圖。
    如圖24所示，應用圖23之像素排列進行像素組合(Binning)處理之情形，於跳行時存在各列之RGB之視差。
    又，由於使列方向上多透鏡ML中共有之彩色像素並非同色而成為異色，因此，可使立體之LR之混色(消光比)在透鏡差距與該異色分離上改善。 <2-11.第11特徵構成例>
    圖25(A)、(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第11特徵構成例之圖。
    圖25(A)、(B)係顯示本實施形態之多透鏡ML之形狀之一例。
    圖25(A)係顯示與左右2點視差對應之圖12之CMOS影像感測器10D中之多透鏡ML之其他形狀之例。
    圖25(B)係顯示與裸眼3D用多視點圖像對應之圖18之CMOS影像感測器10G中之多透鏡ML之其他形狀之例。
    此處，為簡單化，G像素以符號PCG，B像素以符號PCB，R像素以符號PCR表示。
    可基本取代圖25(A-1)、(B-1)所示之圓形狀之多透鏡，以使各像素之銳角部分變圓之方式，採用例如圖25(A-2)、(A-3)、(B-2)所示之形狀。
    圖25(A-2)所示之多透鏡作為橢圓形狀之多透鏡MLE而形成。
    圖25(A-3)、(B-2)所示之多透鏡作為多角形狀之多透鏡MLPL而形成。
    如此般，為避免與縱向(Y方向)上鄰接之共有之分割像素之多透鏡之影響，期望使跨複數個分割像素之多透鏡ML之形狀為橫向(X方向)上較長之扁平形狀。
    如此般，藉由使多透鏡ML之形狀為沿著鄰接像素之邊界(分水嶺)之橢圓或多角形，可改善消光比(混色)。 <2-12.第12特徵構成例>
    圖26(A)~(C)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第12特徵構成例之圖。
    圖26(A)~(C)係顯示本實施形態之像素構造之一例。
    該例係如上述般，2×2之4像素中共有FD部26之構成於Y方向上兩個並列地形成。又，以包圍FD部26之方式配置有四個PD21。
    圖26(A)係顯示Si基板表面部之各電極構造。在圖中，WC表示井接觸。
    圖中以虛線表示之三角與旋轉45°之四角形狀部表示基板之深部之像素分離部。
    圖26(B)係顯示深度1 μm為止之電晶體之井WL構造。
    圖26(C)係顯示深度1 μm之深部感測器部之分離形狀，以符號81~87表示之線部與其對應，且與圖26(A)之虛線對應。
    另，深度1 μm附近之電位分佈可以電勢之連續性保持。
    圖27(A)、(B)係顯示一般之像素構造及圖26之像素構造中之光接收面之電位分佈之一例之圖。
    圖27(A)係顯示像素為方形狀之一般之像素構造中之光接收面(背面)之電位分佈之一例。
    圖27(B)係顯示像素為三角形等之圖26之像素構造中之光接收面(背面)之電位分佈之一例。
    一般之像素構造之情形，其電位分佈係如圖27(A)所示般，沿著與鄰接像素之邊界(分水嶺：水平、垂直)，成為近似與單片透鏡OCL之形狀相同之圓形之形狀。
    與此相對，圖26之像素構造之情形，多透鏡ML之形狀可設為如圖25所示之沿著鄰接像素之邊界(分水嶺)之橢圓或多角形。因此，獲知該情形時，其電位分佈係如圖27(B)所示般，與鄰接像素之邊界(分水嶺：水平)失真，而成為多角形、例如6角形或橢圓之近似形狀。
    如此般，藉由設多透鏡ML之形狀為沿著鄰接像素之邊界(分水嶺)之橢圓或多角形，可改善消光比(混色)。 <2-13.第13特徵構成例>
    圖28(A)~(C)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第13特徵構成例之圖。
    圖28之CMOS影像感測器10K之特徵在於：基本上不是Z字排列而是正方排列(長方排列)，於每列對調L用像素與R用像素。
    本CMOS影像感測器10K與圖8之CMOS影像感測器10A不同之點在於：除了於每列對調L用像素與R用像素以外，第1行、第3行、第5行、第7行成為僅G像素之G像素條狀。
    且，各G像素PCG以作為X方向上鄰接之R像素PCR或B像素PCB與立體之L側像素或R側像素發揮功能之方式，配置有多透鏡ML。
    此處，為了簡單化，G像素以符號PCG，B像素以符號PCB，R像素以符號PCR表示。
    在該構成中，與圖8之例相同，多透鏡陣列34之各多透鏡ML之橫向(X方向)上共有之像素之顏色與通常之排列不同，共有之像素並非同色，以成為異色之方式配置。
    在圖28(A)之例中，偶數列之第2列及第4列之G像素PCG被分配為立體之L用之像素(分割像素)。
    與其對應，該等G像素PCG與共有多透鏡ML之B像素PCB或R像素PCR被分配為立體之R用之像素(分割像素)。
    在圖28(A)之例中，奇數列之第3列及第5列之G像素PCG被分配為立體之R用之像素(分割像素)。
    與其對應，該等G像素PCG與共有多透鏡ML之B像素PCB或R像素PCR被分配為立體之L用之像素(分割像素)。
    以圖28(A)之像素排列為基準，例如圖28(B)所示般，以L視差像素可實現所謂拜爾蜂窩(Z字)排列。
    又，以圖28(A)之像素排列為基準，例如圖28(C)所示般，以R視差像素可實現拜爾蜂窩排列。
    在該等構成中，以Y方向之L用像素與R用像素之相加成為2D(維)Z字拜爾排列。該情形，由於係在同一垂直信號線之相加，因此，相加處理較容易。
    在圖28之例中，亦可藉由使一個多透鏡ML中共有之彩色像素並非同色而為異色，使立體之LR之混色(消光比)在透鏡差距與該異色分離上改善。
    且，在圖28之例中，縱向(Y方向)上鄰接之共有分割像素，由於L與R偏離半週期，因此，可配置多透鏡ML之區域較大，藉此，可使多透鏡ML之形狀並非扁平而更接近圓形，從而容易形成透鏡。 <2-14.第14特徵構成例>
    圖29係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第14特徵構成例之圖。
    圖29之CMOS影像感測器10L之特徵在於：基本上不是Z字排列而是正方排列(長方排列)，於每列對調L用像素與R用像素。
    本CMOS影像感測器10L與圖8之CMOS影像感測器10A不同之點在於：除了於每列對調L用像素與R用像素以外，第2列、第4列成為僅G像素之G像素條狀。
    且，各G像素PCG以作為X方向上鄰接之R像素PCR或B像素PCB與立體之L側像素或R側像素發揮功能之方式，配置有多透鏡ML。
    此處，為了簡單化，G像素以符號PCG，B像素以符號PCB，R像素以符號PCR表示。
    在該構成中，在第1列、第3列、第5列中，多透鏡陣列34之各多透鏡ML之橫向(X方向)上共有之像素之顏色與通常之排列不同，共有之像素並非同色，而以成為異色之方式配置。
    即，在第1列、第3列、第5列中，X方向上鄰接之B像素PCB與R像素共有多透鏡ML，且一方亦被分配為立體之L用像素(分割像素)，另一方亦被分配為R用像素(分割像素)。
    且，在第2列及第4列中，鄰接之同色之G像素PCG共有多透鏡ML，且一方亦被分配為立體之L用像素(分割像素)，另一方亦被分配為R用像素(分割像素)。
    以圖29(A)之像素排列為基準，例如圖29(B)所示般，以L視差像素，可實現所謂拜爾蜂窩(Z字)排列。另，並非限於圖29(A)之像素排列(彩色濾光片排列)，亦可設為如圖29(D)之排列。
    又，以圖29(A)之像素排列為基準，例如圖29(C)所示般，以R視差像素，可實現拜爾蜂窩排列。
    在圖29之例中，亦可藉由使一個多透鏡ML中共有之彩色像素並非同色而為異色，使立體之LR之混色(消光比)在透鏡差距與該異色分離上改善。
    且，在圖29之例中，縱向(Y方向)上鄰接之共有分割像素，由於L與R偏離半週期，因此，可配置多透鏡ML之區域較大，藉此，可使多透鏡ML之形狀並非扁平而更接近圓形，從而容易形成透鏡。
    另，在以上所說明之各實施形態中，雖以背面照射型像素構造為例進行說明，但亦可採用具有光電轉換膜之積層型像素構造。
    該情形時，像素陣列部12，基本而言，作為單位像素之一部分之光電轉換膜以正方排列(長方排列)為基準，應用例如使各單位像素旋轉45°之方格圖案之Z字排列。
    以下，茲說明積層型像素構造、以及積層型之情形之Z字排列例。
    (單位像素之第2構成例)
    首先，將包含光電轉換膜之積層型像素構造作為單位像素之第2構成例進行說明，其後，就像素排列例進行說明。
    [積層型像素之構造例]
    圖30係顯示本實施形態之積層型像素之構成例之電路圖。
    圖31係顯示本實施形態之積層型像素之構成例之部分省略簡略剖面圖。
    積層型像素200具有光電轉換膜201、作為注入部之接觸部202、障壁部203、累積部204、傳輸電晶體205、重置電晶體206、放大電晶體207、選擇電晶體208、及放電電晶體209。光電轉換膜201一端連接於上部電極210，另一端連接於下部電極211，下部電極211經由接觸孔212而連接於下層之接觸部202。
    接觸部202被注入光電轉換膜201中所產生之電荷。
    接觸部202經由障壁部203與累積部204連接。
    傳輸電晶體205連接於累積部204與作為輸出節點之浮動擴散FD之間，通過傳送控制線LTRF，對其閘極(傳送閘極)給與控制信號即傳送信號TRF。
    藉此，傳輸電晶體205將累積部204中所累積之電荷(此處為電子)傳送至浮動擴散FD。
    重置電晶體206連接於電源線LVDD與浮動擴散FD之間，通過重置控制線LRST，對其閘極給與控制信號即重置信號RST。
    藉此，重置電晶體206將浮動擴散FD之電位重置成電源線LVDD之電位。
    於浮動擴散FD連接有放大電晶體207之閘極。放大電晶體207之源極連接於垂直信號線LSGN。放大電晶體207之汲極連接於選擇電晶體208之源極，且選擇電晶體208之汲極連接於電源線LVDD，從而與像素部外之定電流源構成共汲極組態。
    且，通過選擇控制線LSEL，對選擇電晶體208之閘極給與因應位址信號之控制信號即選擇信號SEL，選擇電晶體208接通。
    選擇電晶體208接通後，放大電晶體207將因應浮動擴散FD之電位之電壓輸出至垂直信號線LSGN。通過垂直信號線LSGN，自各像素所輸出之電壓被輸出至行處理部14。
    由於例如傳輸電晶體205、重置電晶體206、及選擇電晶體208之各閘極以列單位連接，因此，該等動作可針對1列大小之各像素同時進行。
    放電電晶體209將接觸部202作為源極，汲極連接於放電汲極線LDRN，閘極連接於放電閘極線LDGT。
    放電汲極線LDRN及放電閘極線LDGT係由例如垂直驅動部13驅動控制，在初始狀態下，放電電晶體209保持在接通狀態，而進行自汲極至接觸部202注入電荷之初始化動作。
    放電電晶體209之閘極與汲極在該例中雖設為相同列之像素中共有之橫配線，但亦可設為相同行之像素中共有之縱向之配線。
    配線於像素部110中之重置控制線LRST、傳送控制線LTRF、選擇控制線LSEL、放電汲極線LDRN、及放電閘極線LDGT作為一組，以像素排列之各列單位配線。
    LRST、LTRF、LSEL、LDRN、LDGT之各控制線分別各設置有M條。
    該等重置控制線LRST、傳送控制線LTRF、及選擇控制線LSEL、放電汲極線LDRN、及放電閘極線LDGT包含於圖1之像素驅動線18中，且由垂直驅動部13驅動。
    垂直驅動部13控制配置於像素陣列部12之中之任意列之像素之動作。垂直驅動部13通過控制線LSEL、LRST、LTRF、LDRN、LDGT控制像素200。
    垂直驅動部13因應快門模式，將曝光方式切換成於每列進行曝光之滾動快門方式或對於全像素同時進行曝光之全域快門方式，而進行圖像驅動控制。
    圖31包含本實施形態之積層型像素200之光電轉換膜201、接觸部202、障壁部203、累積部204、傳輸電晶體205、放電電晶體209、上部電極210、下部電極211、及接觸孔212而顯示簡略剖面。
    基本而言，本像素200於Si半導體基板220之P井221內，於基板表面側形成有利用p層2041、n層2042之PN接面形成之累積部204。
    於累積部204之圖中右側形成有傳輸電晶體205之n+擴散層2051，於累積部204之p層2041與擴散層2051間之通道形成區域2052上，經由閘極絕緣膜2053形成有閘極電極2054。
    又，在與累積部204之p層2041相接之狀態下，於圖中左側形成有包含n+層之接觸部202。
    累積部204之n層2042於接觸部202之底面側延設而形成有障壁部203。
    如上所述，放電電晶體209將接觸部202作為源極區域。放電電晶體209於包夾該接觸部202與通道形成區域2091之位置上形成有汲極區域2092，於通道形成區域2091上經由閘極絕緣膜2093形成有閘極電極2094。
    汲極區域2092經由形成於半導體基板220之表面側所形成之層間絕緣膜222內之接觸孔223而連接於放電汲極線LDRN。
    且，於層間絕緣膜222上形成有下部電極211，於其上形成有光電轉換膜201，於其上形成有上部電極210。
    另，上部電極210係由ITO等之透明電極形成。光電轉換膜201係以非結晶矽、或有機光電轉換膜等形成。
    下部電極211係以Ti等金屬形成。下部電極211以接觸孔連接，直到矽基板表面之接觸部(D)202為止。
    作為以綠色之波長光進行光電轉換之有機光電轉換膜，可使用包含例如若丹明系色素、部花青系色素、喹吖啶酮等之有機光電轉換材料。
    作為以紅色之波長光進行光電轉換之有機光電轉換膜，可使用包含酞花青系色素之有機光電轉換材料。
    作為以藍色之波長光進行光電轉換之有機光電轉換膜，可使用包含香豆素系色素、三-8-羥基喹啉Al(Alq3)、部花青系色素等之有機光電轉換材料。
    接著，茲說明圖30及圖31之像素之動作。
    圖32係用以說明圖30及圖31之像素之動作之時序圖。
    首先，驅動放電電晶體209之閘極配線LDGT與汲極配線LDRN，全部像素同時於接觸部(D)202注入電子。
    其後，對傳輸電晶體205之傳送線LTRF與重置電晶體206之重置線LRST注入高活性之脈衝，而重置累積部204。
    傳送閘極205斷開以後成為曝光期間。
    曝光期間之結束使放電閘極配線LDGT全部像素同時地返回至高位準。
    其後，成為一行行讀取之期間。關注像素於其列被讀取時進行通常之讀取動作。
    圖33及圖34係顯示圖30及圖31之每個動作時點之電勢圖。
    (a)來自光電轉換膜201之光電子自接觸部(D)202通過放電電晶體209被捨弃至其汲極(A)。
    (b)為了初始化，使放電汲極配線LDRN為低位準。
    自放電汲極配線LDRN，通過放電電晶體209與障壁部203注入電子，直到累積部204為止。
    (c)使放電閘極配線LDGT為低位準後，使放電汲極配線LDRN為高位準。
    此時殘留有注入於接觸部(D)202與累積部204之電子。
    (d)驅動傳送線LTRF與重置配線LRST而使傳輸電晶體205與重置電晶體206接通後，累積部204之電子被擷取而為空，且接觸部(D)202之電位與障壁部203之電位一致。
    圖中只描繪到傳送閘極為止。
    (e)藉由使傳送配線LTRF為低位準，累積部204中開始累積。
    (f)累積中，來自光電轉換膜201之光電子越過障壁部203而累積至累積部204。
    (g)曝光期間結束，放電電晶體209接通，直到該像素200之讀取順序巡迴，於累積部204中保持信號，來自光電轉換膜201之光電子通過放電電晶體209放電。
    基於上述之動作，來自光電轉換膜之光電子因自曝光期間當初流入累積部中，故信號之線性度較好。
    另，在積層型像素200中，亦可採用不設置放電電晶體之構成，利用積層光電轉換膜201之點，即使不製作放電電晶體，仍可實現全域快門動作。
    該情形時，重置電晶體206與選擇電晶體(亦有放大電晶體之情形)208之汲極配線雖成為全部像素中共通之配線，但並非固定電壓，而以可驅動之方式構成。
    上部電極210之電壓亦不固定，而以可驅動之方式構成。
    全面配線LALL、上部電極210均以垂直驅動部13驅動。 <2-15.第15特徵構成例>
    圖35(A)及(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第15特徵構成例之圖。
    圖35之CMOS影像感測器10M，作為單位像素之一部分之光電轉換膜將正方排列(長方排列)作為基準，而應用例如使各單位像素旋轉45°之方格圖案之Z字排列。
    且，包含利用接觸部202連接之累積部204等之半導體基板220側作為正方排列(長方排列)形成。
    該情形，光電轉換膜201之形成部相當於第1像素部60，半導體基板220側相當於第2像素部70。
    在該例中，光電轉換膜係由兼具彩色濾光片之功能之彩色光電轉換膜201G1、201G2、201B、201R形成，彩色光電轉換膜201G1、201G2、201B、201R作為Z字排列形成。
    在圖35之構成中，亦無徒勞之像素排列，而可抑制由立體化所致之解析度下降。
    又，由於可以正方單位進行檢測電晶體與配線，故可進行微細化。
    又，光接收面可以將Z字(Zigzag)蜂窩左右2分割之構造檢測LR2視差，即使像素數減少至各1/2，藉由Z字(Zigzag)蜂窩處理，仍可復原至2倍之記錄像素數，從而可彌補由立體化所致之解析度下降。 <2-16.第16特徵構成例>
    圖36(A)及(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第16特徵構成例之圖。
    圖36之CMOS影像感測器10N與圖35之CMOS影像感測器10M不同之點在於：不使光電轉換膜201具有彩色濾光片之功能，而另行配置有彩色濾光片230G1、230G2、230B、230R。
    在圖36之構成中，亦無徒勞之像素排列，而可抑制由立體化所致之解析度下降。
    又，由於可以正方單位進行檢測電晶體與配線，故可進行微細化。
    又，光接收面可以將Z字(Zigzag)蜂窩左右2分割之構造檢測LR2視差，即使像素數減少至各1/2，藉由Z字(Zigzag)蜂窩處理，仍可復原至2倍之記錄像素數，從而可彌補由立體化所致之解析度下降。 <2-17.第17特徵構成例>
    圖37(A)及(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第17特徵構成例之圖。
    圖37之CMOS影像感測器10O與圖35之CMOS影像感測器10M不同之點在於：光電轉換膜作為兼具彩色濾光片之功能之有機光電轉換膜201G1、201G2、201B、201R之積層側而形成。
    在圖37之構成中，亦無徒勞之像素排列，而可抑制由立體化所致之解析度下降。
    又，由於可以正方單位進行檢測電晶體與配線，故可進行微細化。
    又，光接收面可以將Z字(Zigzag)蜂窩左右2分割之構造檢測LR2視差，即使像素數減少至各1/2，藉由Z字(Zigzag)蜂窩處理，仍可復原至2倍之記錄像素數，從而可彌補由立體化所致之解析度下降。 <2-18.第18特徵構成例>
    圖38(A)及(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第18特徵構成例之圖。
    圖38之CMOS影像感測器10P與圖35之CMOS影像感測器10M不同之點在於將各像素分割為2而作為光場(Light Field)之立體版，以多透鏡陣列(Multi Lens Array)34進行LR視差分離之點。
    在該例中，以跨越同色之分割成三角柱狀之兩個分割像素而共有之方式配置有多透鏡ML200。
    在圖38之構成中，亦無徒勞之像素排列，而可抑制由立體化所致之解析度下降。
    又，由於可以正方單位進行檢測電晶體與配線，故可進行微細化。
    又，光接收面可以將Z字(Zigzag)蜂窩左右2分割之構造檢測LR2視差，即使像素數減少至各1/2，藉由Z字(Zigzag)蜂窩處理，仍可復原至2倍之記錄像素數，從而可彌補由立體化所致之解析度下降。 <2-19.第19特徵構成例>
    圖39(A)及(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第19特徵構成例之圖。
    圖39之CMOS影像感測器10Q與圖36之CMOS影像感測器10N不同之點在於將各像素分割為2而作為光場(Light Field)之立體版，以多透鏡陣列(Multi Lens Array)34進行LR視差分離之點。
    在該例中，以跨越同色之分割成三角柱狀之兩個分割像素而共有之方式配置有多透鏡ML200。
    在圖39之構成中，亦無徒勞之像素排列，而可抑制由立體化所致之解析度下降。
    又，由於可以正方單位進行檢測電晶體與配線，故可進行微細化。
    又，光接收面可以將Z字(Zigzag)蜂窩左右2分割之構造檢測LR2視差，即使像素數減少至各1/2，藉由Z字(Zigzag)蜂窩處理，仍可復原至2倍之記錄像素數，從而可彌補由立體化所致之解析度下降。 <3.可應用之單眼3D立體照相機之構成例>
    圖40係顯示應用本實施形態之固體拍攝元件(CMOS影像感測器)之單眼3D立體照相機之構成例之圖。
    基本而言，單眼3D立體照相機300於多透鏡陣列34之被攝體側配置包含成像透鏡311之光學系統310。
    亦可於光學系統310中配置變焦透鏡。
    如以上所說明般，根據本實施形態，可獲得以下之效果。
    根據本實施形態，無徒勞之像素排列，而可抑制由立體化所致之解析度下降。
    又，由於可以正方單位進行檢測電晶體與配線，故可進行微細化。
    又，光接收面可以將Z字(Zigzag)蜂窩左右2分割之構造檢測LR2視差，即使像素數減少至各1/2，藉由Z字(Zigzag)蜂窩處理，仍可復原至2倍之記錄像素數，從而可彌補由立體化所致之解析度下降。
    且，作為光場(Light Field)之立體版，以多透鏡陣列(Multi Lens Array)34進行LR視差分離。且，藉由使一個多透鏡ML中共有之彩色像素並非同色而為異色，可使立體之LR之混色(消光比)在透鏡差距與該異色分離上改善。
    又，將同色4像素分配視差與寬動態範圍之2條件。藉此，若將記錄資訊可減少至1/4作為前提，則關於Quad型4像素同色排列之感測器，藉由將1條件使用於高感度、低感度之WDR，將另一條件使用於LR視差，可以單眼獲得立體之WDR圖像。
    即，根據本實施形態，無需複雜之構造與複雜之信號處理，而可以單眼獲得立體之寬動態範圍(WDR)圖像。
    又，可廉價地使寬動態範圍(WDR)與LR視差兩立。
    圖41係顯示應用本實施形態之固體拍攝元件(CMOS影像感測器)之單眼3D立體照相機之像高變化量之被攝體距離依存性之圖。
    在圖41中，橫軸、縱軸分別表示被攝體距離(mm)、像高變化量(μm)。
    該情形表示在聚焦點3 m之像高變化量之被攝體距離依存性。
    根據該照相機顯示，即使1.12 μm微細像素間距，若並非1.5 m以內，則視差圖像之離性不良。
    因此，可以說，搭載有本實施形態之固體拍攝元件之單眼3D立體照相機作為立體之用途適於近距離拍攝。
    因此，如上所述，最適於便攜式電子機器之表面照相機。
    圖42(A)、(B)、(C)係顯示應用本實施形態之固體拍攝元件(CMOS影像感測器)之單眼3D立體照相機之相對被攝體距離之成像變化量之圖。
    在圖42(A)、(B)、(C)中，橫軸、縱軸分別表示被攝體距離(mm)、像高變化量(μm)。
    圖42(A)、圖42(B)、圖42(C)分別表示畫角依存性、F值依存性、變焦依存性。
    此處，在消光比為∞、焦點距離f為28 mm左右之廣角下，3/2 inch以下之橢圓形之單眼視差在3 m以上無法取得。
    獲知在圖42之例中變焦最為有效。
    具有如此之效果之固體拍攝元件可作為數位相機或視頻攝像機之拍攝裝置而應用。 <4.照相機系統之構成例>
    圖43係顯示應用本實施形態之固體拍攝元件之照相機系統之構成之一例之圖。
    如圖43所示，本照相機系統400具有可應用本實施形態之CMOS影像感測器(固體拍攝元件)10、10A~10Q之拍攝裝置410。
    照相機系統400具有將入射光引導至該拍攝裝置410之像素區域(使被攝體像成像)之光學系統、例如使入射光(像光)成像於拍攝面上之透鏡420。
    照相機系統400具有驅動拍攝裝置410之驅動電路(DRV)430、與處理拍攝裝置410之輸出信號之信號處理電路(PRC)440。
    驅動電路430具有產生包含驅動拍攝裝置410內之電路之開始脈衝與時鐘脈衝之各種時序信號之時序產生器(未圖示)，並以特定之時序信號驅動拍攝裝置410。
    又，信號處理電路440對拍攝裝置410之輸出信號實施特定之信號處理。
    信號處理電路440中所處理之圖像信號被記錄於例如記憶體等之記錄媒體中。記錄媒體中所記錄之圖像資訊由印表機等得以螢幕畫面拷貝。又，將信號處理電路440中所處理之圖像信號作為動畫映出至包含液晶顯示器等之監視器。
    如上所述，在數位靜態照相機等之拍攝裝置中，作為拍攝裝置410，搭載上述之固體拍攝元件10、10A~10Q，藉此，可以低消耗電力實現高精度之照相機。
    另，本技術亦可採取以下之構成。
    (1)
    一種固體拍攝元件，其包括由包含光電轉換功能之複數個像素排列成陣列狀之像素陣列部，且上述像素陣列部之各像素包含：第1像素部，其至少包含微透鏡；第2像素部，其包含電荷檢測元件；及光電轉換元件，其包含於上述第1像素部或上述第2像素部；且上述第1像素部與上述第2像素部以互為積層狀態之方式形成，上述第2像素部具有沿著互相正交之第1方向及第2方向之二維排列，上述第1像素部具有沿著與上述第1方向及上述第2方向不同之方向之二維排列。
    (2)
    如上述技術方案(1)之固體拍攝元件，其中上述複數個像素之上述第1像素部之各者係在以上述第1方向及上述第2方向為基準經旋轉特定角度之狀態下排列。
    (3)
    如上述技術方案(1)或(2)之固體拍攝元件，其中上述微透鏡係跨上述複數個像素中之兩個以上之像素而設置之多透鏡，且上述像素之第1像素部：至少於上述第1方向形成複數個分割像素，上述各分割像素被分配為立體之L用像素或R用像素之任一者；上述多透鏡至少在上述第1方向上以跨越複數個分割像素而入射光之方式配置。
    (4)
    如上述技術方案(1)~(3)中任一項之固體拍攝元件，其中上述第1像素部包含上述微透鏡，上述第2像素部包含上述光電轉換元件、配線層及上述電荷檢測元件。
    (5)
    如上述技術方案(1)~(4)中任一項之固體拍攝元件，其中上述第1像素部包含上述微透鏡及彩色濾光片，上述第2像素部包含上述光電轉換元件、配線層及上述電荷檢測元件。
    (6)
    如上述技術方案(1)~(5)中任一項之固體拍攝元件，其具有背面照射型之像素構造，且上述第1像素部包含上述微透鏡、彩色濾光片及上述光電轉換元件，上述第2像素部包含配線層及上述電荷檢測元件。
    (7)
    如上述技術方案(1)~(5)中任一項之固體拍攝元件，其具有表面照射型之像素構造，且上述第1像素部包含上述微透鏡、彩色濾光片及配線層，上述第2像素部包含上述光電轉換元件及上述電荷檢測元件。
    (8)
    如上述技術方案(3)~(7)中任一項之固體拍攝元件，其中上述多透鏡之至少一部分至少在上述第1方向上，以跨互相鄰接之同色像素之分割像素而入射光之方式配置。
    (9)
    如上述技術方案(8)之固體拍攝元件，其中上述像素陣列部於像素排列之奇數列或偶數列配置有同色之彩色像素，且於偶數列或奇數列配置有異色之彩色像素。
    (10)
    如上述技術方案(8)之固體拍攝元件，其中上述像素陣列部於像素排列之一部分之列配置有同色之彩色像素之分割像素，且於其他列交混配置有異色之彩色像素之分割像素。
    (11)
    如上述技術方案(3)~(10)中任一項之固體拍攝元件，其中上述多透鏡之至少一部分至少在上述第1方向上，以跨互相鄰接之顏色不同之異色分割像素而入射光之方式配置。
    (12)
    如上述技術方案(11)之固體拍攝元件，其中上述像素陣列部於像素排列之奇數行或偶數行配置有同色之彩色像素之分割像素，且於各列交混配置有異色之彩色像素之分割像素。
    (13)
    如上述技術方案(11)之固體拍攝元件，其中上述像素陣列部於各列及各行交混配置有異色之彩色像素之分割像素。
    (14)
    一種照相機系統，其包含：固體拍攝元件，及使被攝體像成像於上述固體拍攝元件之光學系統，且上述固體拍攝元件包含像素陣列部，其由包含光電轉換功能之複數個像素排列成陣列狀，上述像素陣列部之各像素包含：第1像素部，其至少包含微透鏡；第2像素部，其包含電荷檢測元件；及光電轉換元件，其包含於上述第1像素部或上述第2像素部；且上述第1像素部與上述第2像素部以互為積層狀態之方式形成，上述第2像素部具有沿著互相正交之第1方向及第2方向之二維排列，上述第1像素部具有沿著與上述第1方向及上述第2方向不同之方向之二維排列。
    (15)
    如上述技術方案(14)之照相機系統，其中上述複數個像素之上述第1像素部之各者係在以上述第1方向及上述第2方向為基準經旋轉特定角度之狀態下排列。
    (16)
    如上述技術方案(14)或(15)之照相機系統，其中上述微透鏡係跨上述複數個像素中之兩個以上之像素而設置之多透鏡，且上述像素之第1像素部至少於上述第1方向形成複數個分割像素，上述各分割像素被分配為立體之L用像素或R用像素之任一者，上述多透鏡至少在上述第1方向上以跨越複數個分割像素而入射光之方式配置。
    (17)
    如上述技術方案(16)之照相機系統，其中上述多透鏡之至少一部分至少在上述第1方向上，以跨互相鄰接之同色像素之分割像素而入射光之方式配置。
    (18)
    如上述技術方案(17)之照相機系統，其中上述像素陣列部於像素排列之奇數列或偶數列配置有同色之彩色像素，且於偶數列或奇數列配置有異色之彩色像素。
    (19)
    如上述技術方案(17)之照相機系統，其中上述像素陣列部於像素排列之一部分之列上配置有同色之彩色像素之分割像素，於其他列上交混配置有異色之彩色像素之分割像素。
    (20)
    如上述技術方案(16)~(19)中任一項之照相機系統，其中上述多透鏡之至少一部分至少在上述第1方向上，以跨互相鄰接之顏色不同之異色分割像素而入射光之方式配置。
    (21)
    如上述技術方案(20)之照相機系統，其中上述像素陣列部於像素排列之奇數行或偶數行配置有同色之彩色像素之分割像素，於各列交混配置有異色之彩色像素之分割像素。
    (22)
    如上述技術方案(20)之照相機系統，其中上述像素陣列部於各列及各行交混配置有異色之彩色像素之分割像素。
    本申請案係基於且主張日本專利廳2011年5月24日申請之日本專利申請案第2011-116235號之優先權之權利者，該申請案之全部內容以參照之方式併入本申請案中。
    10‧‧‧CMOS影像感測器
    10A‧‧‧CMOS影像感測器
    10B‧‧‧CMOS影像感測器
    10C‧‧‧CMOS影像感測器
    10D‧‧‧CMOS影像感測器
    10E‧‧‧CMOS影像感測器
    10F‧‧‧CMOS影像感測器
    10G‧‧‧CMOS影像感測器
    10H‧‧‧CMOS影像感測器
    10I‧‧‧CMOS影像感測器
    10J‧‧‧CMOS影像感測器
    10K‧‧‧CMOS影像感測器
    10L‧‧‧CMOS影像感測器
    10M‧‧‧CMOS影像感測器
    10N‧‧‧CMOS影像感測器
    10O‧‧‧CMOS影像感測器
    10P‧‧‧CMOS影像感測器
    10Q‧‧‧CMOS影像感測器
    11‧‧‧半導體基板
    12‧‧‧像素陣列部
    12A‧‧‧像素陣列部
    13‧‧‧垂直驅動部
    14‧‧‧行處理部
    15‧‧‧水平驅動部
    16‧‧‧系統控制部
    17‧‧‧垂直信號線
    18‧‧‧像素驅動線
    20‧‧‧單位像素
    21‧‧‧光電二極體
    21-1‧‧‧光電二極體
    21-2‧‧‧光電二極體
    21-3‧‧‧光電二極體
    21-4‧‧‧光電二極體
    22‧‧‧傳輸電晶體
    22-1‧‧‧傳輸電晶體
    22-2‧‧‧傳輸電晶體
    22-3‧‧‧傳輸電晶體
    22-4‧‧‧傳輸電晶體
    23‧‧‧重置電晶體
    24‧‧‧放大電晶體
    25‧‧‧選擇電晶體
    26‧‧‧節點
    31‧‧‧DSP電路
    32‧‧‧圖像記憶體
    33‧‧‧彩色濾光片陣列
    34‧‧‧多透鏡陣列
    35‧‧‧單片透鏡陣列
    41‧‧‧矽(Si)層
    42‧‧‧SiO2膜
    43‧‧‧遮光膜
    43A‧‧‧開口部
    44‧‧‧氮化矽膜(SiN)
    45‧‧‧彩色濾光片
    46‧‧‧單片透鏡(微透鏡)
    47‧‧‧光電二極體
    48‧‧‧配線層
    49‧‧‧基板支撐材料
    51‧‧‧N-型基板
    52‧‧‧P+層
    53‧‧‧P井
    54‧‧‧N+區域
    55‧‧‧P+層
    56‧‧‧傳輸電晶體
    57‧‧‧FD
    59‧‧‧P井
    60‧‧‧N井
    60‧‧‧第1像素部
    70‧‧‧第2像素部
    81‧‧‧線部
    82‧‧‧線部
    83‧‧‧線部
    84‧‧‧線部
    85‧‧‧線部
    86‧‧‧線部
    87‧‧‧線部
    181‧‧‧傳送線
    182‧‧‧重置線
    183‧‧‧選擇線
    200‧‧‧積層型像素
    201‧‧‧光電轉換膜
    201B‧‧‧彩色光電轉換膜
    201G1‧‧‧彩色光電轉換膜
    201G2‧‧‧彩色光電轉換膜
    201R‧‧‧彩色光電轉換膜
    202‧‧‧接觸部
    203‧‧‧障壁部
    204‧‧‧累積部
    205‧‧‧傳輸電晶體
    206‧‧‧重置電晶體
    207‧‧‧放大電晶體
    208‧‧‧選擇電晶體
    209‧‧‧放電電晶體
    210‧‧‧上部電極
    211‧‧‧下部電極
    212‧‧‧接觸孔
    220‧‧‧Si半導體基板
    221‧‧‧P井
    222‧‧‧層間絕緣膜
    223‧‧‧接觸孔
    230B‧‧‧彩色濾光片
    230G1‧‧‧彩色濾光片
    230G2‧‧‧彩色濾光片
    230R‧‧‧彩色濾光片
    300‧‧‧單眼3D立體照相機
    310‧‧‧光學系統
    311‧‧‧成像透鏡
    410‧‧‧拍攝裝置
    420‧‧‧透鏡
    430‧‧‧驅動電路(DRV)
    440‧‧‧信號處理電路(PRC)
    2041‧‧‧p層
    2042‧‧‧n層
    2051‧‧‧n+擴散層
    2052‧‧‧通道形成區域
    2053‧‧‧閘極絕緣膜
    2054‧‧‧閘極電極
    2091‧‧‧通道形成區域
    2092‧‧‧汲極區域
    2093‧‧‧閘極絕緣膜
    2094‧‧‧閘極電極
    ML1‧‧‧第1多透鏡系統
    ML2‧‧‧第2多透鏡系統
    圖1係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之構成概略之系統構成圖。
    圖2係顯示單位像素之電路構成之一例之電路圖。
    圖3(A)、(B)係顯示背面照射型固體拍攝元件之基本之像素構成例之圖。
    圖4係顯示圖3之半導體基板之井構造例之圖。
    圖5係顯示在像素內進行鄰接4像素相加之情形之電路構成之一例之電路圖。
    圖6係顯示拜爾排列作為像素排列例之圖。
    圖7係本實施形態之像素分割之概念圖。
    圖8係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第1特徵構成例之圖。
    圖9係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第2特徵構成例之圖。
    圖10係概念性顯示自圖9之像素排列進行跳行動作時之像素排列之圖。
    圖11係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第3特徵構成例之圖。
    圖12係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第4特徵構成例之圖。
    圖13係概念性顯示自圖12之像素排列進行像素組合動作時之像素排列之圖。
    圖14係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第5特徵構成例之圖。
    圖15係概念性顯示自圖14之像素排列進行像素組合動作時之像素排列之圖。
    圖16係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第6特徵構成例之圖。
    圖17係概念性顯示自圖16之像素排列進行相加處理時之像素排列之圖。
    圖18係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第7特徵構成例之圖。
    圖19係用以在圖18之例中自拜爾排列之多視點之觀點進行考察之圖。
    圖20係概念性顯示在圖18之例中進行像素組合處理時之像素排列之圖。
    圖21係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第8特徵構成例之圖。
    圖22係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第9特徵構成例之圖。
    圖23係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第10特徵構成例之圖。
    圖24係概念性顯示在圖23之例中進行像素組合處理時之像素排列之圖。
    圖25(A)、(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第11特徵構成例之圖。
    圖26(A)-(C)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第12特徵構成例之圖。
    圖27(A)、(B)係顯示一般之像素構造及圖26之像素構造中之光接收面之電位分佈之一例之圖。
    圖28(A)-(C)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第13特徵構成例之圖。
    圖29(A)-(D)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第14特徵構成例之圖。
    圖30係顯示本實施形態之積層型像素之構成例之電路圖。
    圖31係顯示本實施形態之積層型像素之構成例之部分省略簡略剖面圖。
    圖32係用以說明圖30及圖31之像素之動作之時序圖。
    圖33係顯示圖30及圖31之每個動作時點之電勢圖之第1圖。
    圖34係顯示圖30及圖31之每個動作時點之電勢圖之第2圖。
    圖35(A)、(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第15特徵構成例之圖。
    圖36(A)、(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第16特徵構成例之圖。
    圖37(A)、(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第17特徵構成例之圖。
    圖38(A)、(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第18特徵構成例之圖。
    圖39(A)、(B)係顯示本實施形態之固體拍攝元件(CMOS影像感測器)之第19特徵構成例之圖。
    圖40係顯示應用本實施形態之固體拍攝元件(CMOS影像感測器)之單眼3D立體照相機之構成例之圖。
    圖41係顯示應用本實施形態之固體拍攝元件(CMOS影像感測器)之單眼3D立體照相機之像高變化量之被攝體距離依存性之圖。
    圖42係顯示應用本實施形態之固體拍攝元件(CMOS影像感測器)之單眼3D立體照相機之相對被攝體距離之成像變化量之圖。
    圖43係顯示應用本實施形態之固體拍攝元件之照相機系統之構成之一例之圖。
    10‧‧‧CMOS影像感測器
    11‧‧‧半導體基板
    12‧‧‧像素陣列部
    13‧‧‧垂直驅動部
    14‧‧‧行處理部
    15‧‧‧水平驅動部
    16‧‧‧系統控制部
    17‧‧‧垂直信號線
    18‧‧‧像素驅動線
    31‧‧‧DSP電路
    32‧‧‧圖像記憶體
    33‧‧‧彩色濾光片陣列
    34‧‧‧多透鏡陣列
    35‧‧‧單片透鏡陣列
    权利要求:
    Claims (22)
    [1] 一種固體拍攝元件，其包括由包含光電轉換功能之複數個像素排列成陣列狀之像素陣列部，且上述像素陣列部之各像素包含：第1像素部，其至少包含微透鏡；第2像素部，其包含電荷檢測元件；及光電轉換元件，其包含於上述第1像素部或上述第2像素部；且上述第1像素部與上述第2像素部以互為積層狀態之方式形成，上述第2像素部具有沿著互相正交之第1方向及第2方向之二維排列，上述第1像素部具有沿著與上述第1方向及上述第2方向不同之方向之二維排列。
    [2] 如請求項1之固體拍攝元件，其中上述複數個像素之上述第1像素部之各者係在以上述第1方向及上述第2方向為基準經旋轉特定角度之狀態下排列。
    [3] 如請求項1之固體拍攝元件，其中上述微透鏡係跨上述複數個像素中之兩個以上之像素而設置之多透鏡，且上述像素之第1像素部：至少於上述第1方向形成複數個分割像素，上述各分割像素被分配為立體之L用像素或R用像素之任一者；上述多透鏡至少在上述第1方向上以跨越複數個分割像素而入射光之方式配置。
    [4] 如請求項1之固體拍攝元件，其中上述第1像素部包含上述微透鏡，上述第2像素部包含上述光電轉換元件、配線層及上述電荷檢測元件。
    [5] 如請求項1之固體拍攝元件，其中上述第1像素部包含上述微透鏡及彩色濾光片，上述第2像素部包含上述光電轉換元件、配線層及上述電荷檢測元件。
    [6] 如請求項1之固體拍攝元件，其具有背面照射型之像素構造，且上述第1像素部包含上述微透鏡、彩色濾光片及上述光電轉換元件，上述第2像素部包含配線層及上述電荷檢測元件。
    [7] 如請求項1之固體拍攝元件，其具有表面照射型之像素構造，且上述第1像素部包含上述微透鏡、彩色濾光片及配線層，上述第2像素部包含上述光電轉換元件及上述電荷檢測元件。
    [8] 如請求項3之固體拍攝元件，其中上述多透鏡之至少一部分至少在上述第1方向上，以跨互相鄰接之同色像素之分割像素而入射光之方式配置。
    [9] 如請求項8之固體拍攝元件，其中上述像素陣列部於像素排列之奇數列或偶數列配置有同色之彩色像素，且於偶數列或奇數列配置有異色之彩色像素。
    [10] 如請求項8之固體拍攝元件，其中上述像素陣列部於像素排列之一部分之列配置有同色之彩色像素之分割像素，且於其他列交混配置有異色之彩色像素之分割像素。
    [11] 如請求項3之固體拍攝元件，其中上述多透鏡之至少一部分至少在上述第1方向上，以跨互相鄰接之顏色不同之異色分割像素而入射光之方式配置。
    [12] 如請求項11之固體拍攝元件，其中上述像素陣列部於像素排列之奇數行或偶數行配置有同色之彩色像素之分割像素，且於各列交混配置有異色之彩色像素之分割像素。
    [13] 如請求項11之固體拍攝元件，其中上述像素陣列部於各列及各行交混配置有異色之彩色像素之分割像素。
    [14] 一種照相機系統，其包含：固體拍攝元件，及使被攝體像成像於上述固體拍攝元件之光學系統，且上述固體拍攝元件包含像素陣列部，其由包含光電轉換功能之複數個像素排列成陣列狀，上述像素陣列部之各像素包含：第1像素部，其至少包含微透鏡；第2像素部，其包含電荷檢測元件；及光電轉換元件，其包含於上述第1像素部或上述第2像素部；且上述第1像素部與上述第2像素部以互為積層狀態之方式形成，上述第2像素部具有沿著互相正交之第1方向及第2方向之二維排列，上述第1像素部具有沿著與上述第1方向及上述第2方向不同之方向之二維排列。
    [15] 如請求項14之照相機系統，其中上述複數個像素之上述第1像素部之各者係在以上述第1方向及上述第2方向為基準經旋轉特定角度之狀態下排列。
    [16] 如請求項14之照相機系統，其中上述微透鏡係跨上述複數個像素中之兩個以上之像素而設置之多透鏡，且上述像素之第1像素部至少於上述第1方向形成複數個分割像素，上述各分割像素被分配為立體之L用像素或R用像素之任一者，上述多透鏡至少在上述第1方向上以跨越複數個分割像素而入射光之方式配置。
    [17] 如請求項16之照相機系統，其中上述多透鏡之至少一部分至少在上述第1方向上，以跨互相鄰接之同色像素之分割像素而入射光之方式配置。
    [18] 如請求項17之照相機系統，其中上述像素陣列部於像素排列之奇數列或偶數列配置有同色之彩色像素，且於偶數列或奇數列配置有異色之彩色像素。
    [19] 如請求項17之照相機系統，其中上述像素陣列部於像素排列之一部分之列配置有同色之彩色像素之分割像素，於其他列交混配置有異色之彩色像素之分割像素。
    [20] 如請求項16之照相機系統，其中上述多透鏡之至少一部分至少在上述第1方向上，以跨互相鄰接之顏色不同之異色分割像素而入射光之方式配置。
    [21] 如請求項20之照相機系統，其中上述像素陣列部於像素排列之奇數行或偶數行配置有同色之彩色像素之分割像素，且於各列交混配置有異色之彩色像素之分割像素。
    [22] 如請求項20之照相機系統，其中上述像素陣列部於各列及各行交混配置有異色之彩色像素之分割像素。
    类似技术:
    公开号 | 公开日 | 专利标题
    US10728477B2|2020-07-28|Solid-state image pickup device and camera system
    US11056524B2|2021-07-06|Image pickup device, method of manufacturing image pickup device, and electronic apparatus
    JP5537172B2|2014-07-02|固体撮像装置及び電子機器
    KR102163310B1|2020-10-08|고체 촬상 소자 및 카메라 시스템
    KR101696463B1|2017-01-23|고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법 및 촬상 장치
    JP2016127264A|2016-07-11|固体撮像素子およびその製造方法、並びに電子機器
    WO2013108656A1|2013-07-25|固体撮像素子およびカメラシステム
    JP2013084785A|2013-05-09|固体撮像装置、撮像装置
    WO2016104177A1|2016-06-30|固体撮像素子およびその製造方法、並びに電子機器
    JP6276297B2|2018-02-07|固体撮像装置及び電子機器
    JP2017175164A|2017-09-28|固体撮像装置及び電子機器
    JP2013175529A|2013-09-05|固体撮像装置、及び電子機器
    JP5874777B2|2016-03-02|固体撮像装置及び電子機器
    同族专利:
    公开号 | 公开日
    EP2717561A1|2014-04-09|
    US10728477B2|2020-07-28|
    CN103503438A|2014-01-08|
    US20190089916A1|2019-03-21|
    EP2717561A4|2015-05-27|
    JPWO2012161225A1|2014-07-31|
    WO2012161225A1|2012-11-29|
    US20140071244A1|2014-03-13|
    KR20140021006A|2014-02-19|
    US10104324B2|2018-10-16|
    EP2717561B1|2019-03-27|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US9277144B2|2014-03-12|2016-03-01|Apple Inc.|System and method for estimating an ambient light condition using an image sensor and field-of-view compensation|
    US9293500B2|2013-03-01|2016-03-22|Apple Inc.|Exposure control for image sensors|
    US9319611B2|2013-03-14|2016-04-19|Apple Inc.|Image sensor with flexible pixel summing|
    US9473706B2|2013-12-09|2016-10-18|Apple Inc.|Image sensor flicker detection|
    US9497397B1|2014-04-08|2016-11-15|Apple Inc.|Image sensor with auto-focus and color ratio cross-talk comparison|
    US9538106B2|2014-04-25|2017-01-03|Apple Inc.|Image sensor having a uniform digital power signature|
    US9549099B2|2013-03-12|2017-01-17|Apple Inc.|Hybrid image sensor|
    US9584743B1|2014-03-13|2017-02-28|Apple Inc.|Image sensor with auto-focus and pixel cross-talk compensation|
    US9596420B2|2013-12-05|2017-03-14|Apple Inc.|Image sensor having pixels with different integration periods|
    US9596423B1|2013-11-21|2017-03-14|Apple Inc.|Charge summing in an image sensor|
    US9686485B2|2014-05-30|2017-06-20|Apple Inc.|Pixel binning in an image sensor|
    US9741754B2|2013-03-06|2017-08-22|Apple Inc.|Charge transfer circuit with storage nodes in image sensors|
    US9912883B1|2016-05-10|2018-03-06|Apple Inc.|Image sensor with calibrated column analog-to-digital converters|
    US10263032B2|2013-03-04|2019-04-16|Apple, Inc.|Photodiode with different electric potential regions for image sensors|
    US10285626B1|2014-02-14|2019-05-14|Apple Inc.|Activity identification using an optical heart rate monitor|
    US10438987B2|2016-09-23|2019-10-08|Apple Inc.|Stacked backside illuminated SPAD array|
    US10440301B2|2017-09-08|2019-10-08|Apple Inc.|Image capture device, pixel, and method providing improved phase detection auto-focus performance|
    US10622538B2|2017-07-18|2020-04-14|Apple Inc.|Techniques for providing a haptic output and sensing a haptic input using a piezoelectric body|
    US10656251B1|2017-01-25|2020-05-19|Apple Inc.|Signal acquisition in a SPAD detector|
    US10801886B2|2017-01-25|2020-10-13|Apple Inc.|SPAD detector having modulated sensitivity|
    US10848693B2|2018-07-18|2020-11-24|Apple Inc.|Image flare detection using asymmetric pixels|
    US10962628B1|2017-01-26|2021-03-30|Apple Inc.|Spatial temporal weighting in a SPAD detector|
    US11019294B2|2018-07-18|2021-05-25|Apple Inc.|Seamless readout mode transitions in image sensors|US7834927B2|2001-08-22|2010-11-16|Florida Atlantic University|Apparatus and method for producing video signals|
    JP4858443B2|2005-07-22|2012-01-18|株式会社ニコン|デジタルカメラ|
    US7576371B1|2006-03-03|2009-08-18|Array Optronix, Inc.|Structures and methods to improve the crosstalk between adjacent pixels of back-illuminated photodiode arrays|
    JP4836625B2|2006-03-24|2011-12-14|パナソニック株式会社|固体撮像素子|
    JP2007279512A|2006-04-10|2007-10-25|Fujifilm Corp|立体カメラ及び立体撮像素子|
    JP4952060B2|2006-05-26|2012-06-13|株式会社ニコン|撮像装置|
    JP5106870B2|2006-06-14|2012-12-26|株式会社東芝|固体撮像素子|
    US8395686B2|2007-12-06|2013-03-12|Sony Corporation|Solid-state imaging device, method of manufacturing the same, and camera|
    JP5167799B2|2007-12-18|2013-03-21|ソニー株式会社|固体撮像装置およびカメラ|
    JP5262180B2|2008-02-26|2013-08-14|ソニー株式会社|固体撮像装置及びカメラ|
    US20090219432A1|2008-02-29|2009-09-03|Palum Russell J|Sensor with multi-perspective image capture|
    JP5198150B2|2008-05-29|2013-05-15|株式会社東芝|固体撮像装置|
    JP2010056865A|2008-08-28|2010-03-11|Fujifilm Corp|撮像装置|
    JP5472584B2|2008-11-21|2014-04-16|ソニー株式会社|撮像装置|
    WO2010090133A1|2009-02-04|2010-08-12|株式会社 Ｒｏｓｎｅｓ|固体撮像装置|
    JP5359465B2|2009-03-31|2013-12-04|ソニー株式会社|固体撮像装置、固体撮像装置の信号処理方法および撮像装置|
    JP2010252277A|2009-04-20|2010-11-04|Panasonic Corp|固体撮像装置及び電子カメラ|
    JP5471117B2|2009-07-24|2014-04-16|ソニー株式会社|固体撮像装置とその製造方法並びにカメラ|
    JP5552768B2|2009-07-27|2014-07-16|ソニー株式会社|固体撮像装置とその製造方法、及び電子機器|
    JP2011071890A|2009-09-28|2011-04-07|Fujifilm Corp|Ｃｃｄ型固体撮像素子の駆動方法及び撮像装置|
    JP2012195921A|2011-02-28|2012-10-11|Sony Corp|固体撮像素子およびカメラシステム|
    EP2693741A1|2011-03-31|2014-02-05|FUJIFILM Corporation|Solid-state image capturing element, drive method therefor, and image capturing device|JP2013055500A|2011-09-02|2013-03-21|Sony Corp|固体撮像素子およびカメラシステム|
    WO2013183382A1|2012-06-07|2013-12-12|富士フイルム株式会社|撮像素子及び撮像装置|
    JPWO2014112002A1|2013-01-15|2017-01-19|オリンパス株式会社|撮像素子、及び撮像装置|
    WO2014124743A1|2013-02-18|2014-08-21|Sony Corporation|Electronic device, method for generating an image and filter arrangement|
    JP2014183064A|2013-03-18|2014-09-29|Sony Corp|固体撮像素子および製造方法、並びに電子機器|
    JP6239975B2|2013-12-27|2017-11-29|キヤノン株式会社|固体撮像装置及びそれを用いた撮像システム|
    JP6274897B2|2014-02-13|2018-02-07|キヤノン株式会社|撮像素子及び撮像素子の駆動方法|
    KR102016644B1|2014-02-23|2019-08-30|삼성전자주식회사|전자 장치의 기능 및 리소스 운용 방법|
    JP2015207594A|2014-04-17|2015-11-19|パナソニックＩｐマネジメント株式会社|固体撮像装置|
    TWI709340B|2014-11-27|2020-11-01|日商索尼半導體解決方案公司|固體攝像元件及電子機器|
    FR3030884B1|2014-12-19|2016-12-30|StmicroelectronicsSas|Structure de pixel a multiples photosites|
    US9729806B2|2015-01-06|2017-08-08|Semiconductor Components Industries, Llc|Imaging systems with phase detection pixels|
    JP6218787B2|2015-09-29|2017-10-25|株式会社ソニー・インタラクティブエンタテインメント|撮像装置、情報処理装置、表示装置、情報処理システム、画像データ送出方法、および画像表示方法|
    GB2544970B|2015-11-27|2018-01-24|Sony Interactive Entertainment Inc|Image capture apparatus|
    KR20170071184A|2015-12-15|2017-06-23|삼성전자주식회사|이미지 센서 및 그 제조 방법|
    JP6885344B2|2016-01-20|2021-06-16|ソニーグループ株式会社|固体撮像装置およびその駆動方法、並びに電子機器|
    JP6790071B2|2016-03-25|2020-11-25|シャープ株式会社|発電システム、パワーコンディショナ、電力制御装置、電力制御方法及び電力制御プログラム|
    DE102016212266B4|2016-07-05|2018-11-15|Myestro Interactive Gmbh|Vorrichtung zur Messung der Distanz mindestens eines Objektes von einer Referenzebene|
    US10110840B2|2016-10-25|2018-10-23|Semiconductor Components Industries, Llc|Image sensor pixels with overflow capabilities|
    US20180301484A1|2017-04-17|2018-10-18|Semiconductor Components Industries, Llc|Image sensors with high dynamic range and autofocusing hexagonal pixels|
    JP2019024057A|2017-07-24|2019-02-14|日本放送協会|固体撮像素子およびその製造方法|
    JP2020028037A|2018-08-13|2020-02-20|株式会社東芝|固体撮像装置|
    WO2020070887A1|2018-10-05|2020-04-09|オリンパス株式会社|固体撮像装置|
    US11121160B2|2018-10-17|2021-09-14|Canon Kabushiki Kaisha|Photoelectric conversion apparatus and equipment comprising a light shielding part in a light receiving region and a light shielding film in a light shielded region|
    US11244978B2|2018-10-17|2022-02-08|Canon Kabushiki Kaisha|Photoelectric conversion apparatus and equipment including the same|
    WO2020111369A1|2018-11-30|2020-06-04|엘지전자 주식회사|이미지 센서 및 그 제어 방법|
    FR3102007B1|2019-10-14|2021-10-29|Commissariat Energie Atomique|Capteur d’images|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011116235||2011-05-24||
    PCT/JP2012/063218|WO2012161225A1|2011-05-24|2012-05-23|固体撮像素子およびカメラシステム|
    [返回顶部]